大家好、
我的客户发现在使用缓冲器时没有时钟信号、
请注意、R735为 DY (下面的一个)。
所有信号电平为1.8V。
您可以看到蓝色和绿色是输入和输出，它们的行为与时钟信号不一样，
他们说、没有缓冲器、输入信号的行为正常、而且 Nexperia P2P 74LVC1G125也不会出现这种问题。
请帮助检查、谢谢
您好、Fred、
地面上似乎有相当多的噪声：
我建议在器件附近添加一个良好的去耦电容器。 如果它们已经有一个、则该系统可能需要额外的去耦。
从这个角度来看-输入和输出看起来相当相似。 我们能否获得一个示波器截图、将 TI 器件与放大后的 Nexperia 器件进行比较、以显示实际时钟数据速率(周期似乎小于1ms、但时间刻度为每分段400ms)。 具体而言、我希望获得该区域的良好示波器截图、但放大到了小得多的比例(最好是100ns/div 或更小、但如果需要捕获波形、可以使用更大的比例)：
您好、Fred、
抱歉-我应该说"旁路"电容器而不是"去耦"电容器。
请原谅我的不良作品：
应为"0.1uF"
在逻辑器件的电源引脚上放置一个旁路电容器应该是标准做法。 以下是要求它们的详细说明： [常见问题解答]如何为 CMOS 逻辑器件选择旁路电容器？
大家好、
抱歉，我回答了，他们使用 Toshiba TC7SZ125F，没有这个问题。
我知道逻辑电路可能需要去耦电容器、但 Toshiba 即使没有电容器也不会有这个问题、
也许这不是根本原因？
这是我们的失败范围
下面是 Toshiba 传递范围
尊敬的 Emrys：
我会告诉他们更多地放大，不仅仅是缩放，而且分辨率也是如此。
但关于您的理论、Toshiba TPD 实际上比我们大、这似乎与您的理论不匹配。
不过、我仍会向他们应用 AUC 样本来进行拍摄、谢谢
尊敬的 Emrys：
很抱歉、我不 是要给您的建议打折扣、只是想详细了解您的理论背后的原因。
根据他们的说法，东芝不仅仅只有一个案例，它通过 了所有100个电路板。
回到原来的状态，我担心在输出端添加去耦电容器会减慢整个信号的速度吗？
因为在这种情况下、如果您怀疑我们的器件中的驱动器较弱、增大 CL 可能会变慢？
更新更多放大范围、请帮助检查差异。
TI 器件：
上升时间= 3.866ns、下降时间= 3.2ns
东芝器件：
上升时间= 3.8ns、下降时间= 2.387ns
您好、Ladisch、
我已经在上面展示了该图、
TI：您可以看到信号在一段时间内停止开关、似乎存在错误或某种原因。
东芝：不过。 对于 Toshiba 而言、该信号持续传输。
大家好、
相加、VCC 引脚附近已经有一个1uF X5R 电容、
去耦电容已经在那里了。
