This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74HC573A:锁存输出故障

Guru**** 2392905 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1030302/sn74hc573a-the-latched-output-failure

器件型号:SN74HC573A

您好!

我们会遇到来自锁存输出引脚的间歇性不确定波。

正常输出为5V 电平、并保持预期的锁存时间、但在 发生缺陷时出现2~3V 以下的短脉冲。

将波形与所附波形进行比较。

此外,由于更换,故障装置 可以恢复同一 PCB 上的故障 ,因此确认故障是来自此缺陷 IC ,缺陷不是来自外部因素。

Plz 请看一下、请您回复、谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    此类损坏通常是由过压或过流造成的。

    请显示一个原理图、其中显示了连接到输出的器件。

    是否可以让人触摸输出线路、或者在使用时是否已插入/拔出输出线路?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    如果是由 EOS 引起的,为什么设备有时工作正常,有时又出现故障?  

    NPN 晶体管连接到输出引脚以 激活 一个小型电磁线圈、所有 PCB 都正确装配在屏蔽箱中、因此终端用户无法接触到输出线。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请显示原理图。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    此处随附了您的请求的原理图。

    好的建议,谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    一切看起来都不错。 我看不到573会怎样受到明显的影响。

    开关噪声可能会耦合到其他一些布线中。 您能否在线圈切换时显示输出和 VCC 的示波器波形?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    附加照片(VCC 和 LE)与我之前附加的照片(绿色是输出迹线)相结合。

    plz 请您进一步评论、tks。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    系统中似乎存在一些幅度相当大的高频噪声、但很难在此处看到:

    这可能是损坏器件的罪魁祸首。 如果这有时会超过器件的绝对最大额定值、则可能会损坏器件。

    我建议仔细查看(较小的时间刻度)、并查看大尖峰是否与系统中的任何其他因素相关。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的回答、我已通知我们的研发团队查看详细信息、稍后将向您提供最新信息。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    由于我们的系统为负控制、噪声出现在 VCC 上电之前、但输出在 LE 1ms 脉冲之后锁存。 观察 LE 1ms 脉冲之后的信号是一个纯接地波、Vcc 也很好、没有噪声。我们好奇线迹之前和之后的关系、因为锁存输出引脚转换是在1ms LE 之后。

    请为我们提供更多建议。

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    [引用 userid="496600" URL"~/support/logic-group/logic/f/logic-forum/1030302/sn74hc573a-the-latched-output-failure/3813723 #3813723"]由于我们的系统为负控制、噪声会在 VCC 上电之前出现、但输出会在 LE 1ms 脉冲之后锁定。 观察 LE 1ms 脉冲之后的信号是一个纯接地波、Vcc 也很好、没有噪声。我们对输出线迹之前和之后的关系感到好奇、因为锁存输出引脚转换是在1ms LE 之后。[/引述]

    恐怕我不明白您在这里的意思。

    您能否分享所描述操作的范围截屏?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在这里、上电后没有噪声观察。     您在上一个意见中提到的噪声会导致参考接地、但 我们的系统尚未提供该控制。

    请参阅随附的、我试图解释这一点。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    [引用 userid="496600" URL"~/support/logic-group/logic/f/logic-forum/1030302/sn74hc573a-the-latched-output-failure/3815137 #3815137"]根据参考资料原因尚未提供

    系统中的接地是否存在悬空时间? 这是电流过大/ CMOS 器件损坏的常见原因。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    切换接地信号是我们的应用。有什么原因会影响缺陷器件 输出未完成的波形(较低电平电压2~3V)? 在系统上电时、故障率约为1/30。 因为更换可以解决问题,它们之间的差异是什么?您是否有改进建议? 谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    看起来器件会损坏、从而导致其输出驱动强度降低、或者可能导致输出向下拖动的短路。

    我建议您与您的供应商启动 FA、以便我们能够更好地分析失败的原因。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请您帮助我们了解联系窗口和发货信息,我恐怕台湾没有供应商可以帮助我。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    不、我恐怕你必须通过供应商来获取零件、然后才能启动 FA。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、我将尝试找到 我们从他们那里获得的支持。