大家好、
我想检查数据表中的 tPLH 和 tPHL 参数。 我在数据表中找到下表。 这些参数似乎与 PCB 布线上的 Vcc 和 Cload 有关。
下面是我们的测量值。 我们直接测量 SN74AHC245引脚排列。(输入和输出)延迟时间约为10ns。 它可以满足数据表中显示的最大值、但我们直接测量引脚排列。 这是否意味着我们的 Cload 远小于15pF？
下面是我的问题。
根据我们的测试结果、您认为这是合理的
2.我们如何定义 Cload？ PCB 迹线上的等效电容器？ 如果我们直接测量引脚分配、我们可以说 CLoad = 0吗？
罗伊
2.8V tPHL：
2.8V tPLH：
3.8V tPHL：
3.8V tPLH：
我们的结构
我们的布局布线电容估算值为1.5pF。
您能否告诉我、我们如何估算应用中的总 CLoad？
我们需要估算应用中的最大值和最小值 tPLH/tPHL。
罗伊
确保在50% VCC 至50% VCC 范围内进行测量。 您似乎是从信号尺寸的50%、而不是电源值的50%进行测量。
总负载电容只是所有连接电容的总和。
您似乎也会受到振铃的影响：
这可能是由于负载极轻、但也可能是由于布线较长。
在给定时间刻度的情况下、这看起来在开关事件之后仅为1ns 或2ns、因此它可以是反射。
[引用 userid="424310" URL"~/support/logic-group/logic/f/logic-forum/1031344/sn74ahc245-input-to-output-delay-time-tphl-and-tplh/3814290 #3814290"]我们想估计应用中的最大和最小 tPLH/tPHL。由于您的工作电压范围为2.8V 至3.8V、数据表规格适用于3V 至3.6V、因此您将看到超出数据表规格的一些时序变化。 最坏的情况是2.8V、因为较低的电压始终会导致较慢的输出信号。 由于这不是一个线性函数、并且我们在较低电压下没有数据、因此我恐怕没有一个好的解决方案来估算最坏的情况。 我建议您只需将测量值增加30%即可留出一定的余量。
