https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1028505/lsf0102-output-voltage
器件型号：LSF0102团队成员、对于具有从3.3V 到5.0V 转换器的 LSF0102的 UART (8Mbps)应用有疑问。 我们发现输出电压在低电平时具有0.6V-0.7V 的压降。 这种行为是否正常？ 如果不是，如何解决这个问题？
另请以随附文件的形式查找方框图。 请检查是否需要更改上拉电阻器？
e2e.ti.com/.../0160.LSF0102.pdf
下面的波形是在没有上拉电阻器的情况下使用 LSF0102：
谢谢。
在这里、我还更新了一些信息。 在 ASIC 的左侧、有47KOhm 上拉电阻器。 外部上拉电阻现在是 DUP。
1.您可以建议 R12/R18的电阻值吗？
2.由于客户已经使用 LSF0102完成了布局、他们希望将此解决方案保留在电路板上。 如果使用单向信号作为 UART、则没有问题？
3.您是指"UART 没有强大的输出驱动器"、您是指模块中的 ASIC IC 还是 RS485 IC？
此致
Brian W
您好 Brian、
从所提供的图像来看，与现在的信号方式一样，操作似乎不会有问题-- VOL 大约为0.6V、对于5V 输入来说足够低、并且 VOH 在每个脉冲下都达到大约5V、这意味着所选的电阻器的尺寸大约合适。 我的初始建议是、如果电路正常工作、则将其保留为原样。
*
要直接回答您的问题、请执行以下操作：
[引用 userid="13310" URL"~/support/logic-group/logic/f/logic-forum/1028505/lsf0102-output-voltage/3803506 #3803506]1. 您能否建议 R12/R18的电阻值？[/QUERP]在我看来、电流电阻值是为系统提供良好信号完整性所需的值：
您可以在此图中看到、RC 的上升时间仅足以在最短脉冲结束时使信号达到5V。
您可以增加一些电阻(可能高达2倍)、但我不建议做得太多。 驱动器可能不够强大、无法使用 LSF 处理此运行速度。
更关键的设计问题是确保 LSF 器件和5V IC 之间的距离尽可能短、以降低寄生电容。 保持该值较小将实现更小的电阻和更快的运行。
[引用 userid="13310" URL"~/support/logic-group/logic/f/logic-forum/1028505/lsf0102-output-voltage/3803506 #3803506]2. 由于客户已经使用 LSF0102完成了布局、因此他们希望将此解决方案保留在电路板上。 如果使用单向信号作为 UART、则没有问题？由于布局已经完成、除了降低信号时钟速率和增加上拉电阻器值之外、可能没有办法使这种工作更好。
[引用 userid="13310" URL"~/support/logic-group/logic/f/logic-forum/1028505/lsf0102-output-voltage/3803506 #3803506]3. 您是指"UART 没有强大的输出驱动器"、您是指块中的 ASIC IC 还是 RS485 IC？这意味着驱动 LSF 输入的器件具有相对较高的电阻。 这意味着灌电流将导致比使用更强的驱动器时看到的更大的压降(电阻更小)、因此您的 V_OL 高于所需的值。
