您好！
当我研究 LSF 器件的工作方式时、我遇到了一个 e2e 线程(请找到 原始线程)、我有一个问题。
在 原始 线程中、有一个如下的波形- A 侧(紫色)输入到 B 侧(黄色)输出。
我不明白为什么黄色波形不跟踪其上升沿上的紫色波形。
据我所知：为了向上转换，B1节点电压将立即跟踪 A1节点，最高~VA，然后上升到 RC (2*RB1*CB1)。
您能帮我找出原始 e2e 线程的波形与我的底纹之间存在差异的原因吗？
谢谢、
您好像已经找到了有关此主题的 Logic Minute 视频、并且是正确的视频(升压转换)
我认为你的理解从你的解释中很好-但我可以帮助解释一些细微之处。
首先、两个波形的标度不同、这使得直接比较波形变得更加困难：
只看输出波形、我们可以清楚地看到 RC 电路的接管位置：
从0V 基准开始、输出在大约750mV 时开始遵循 RC 曲线。
这里还有两个导致问题的因素。
(1)该器件在1.05V 的极低电压偏置电压下工作-这意味着该通道的电阻会增加、并且比在较高电压下更容易关断-即 RC 将在较低电压下接管。
(2)电源差异小于建议的0.8V、这可能导致输出开关时的电压降低、并可能因偏置不正确而导致钳位电压变化。
我再次运行了仿真、重点关注了这种上行转换的上升沿：
仿真还预测、在这些条件下、RC 将在大约0.7V 的电压下接管。
我的仿真文件：
Emrys、
感谢您的详细解释。 我还有另一个关于向下转换的问题。 我尝试在3.3V 至1.8V 范围内运行仿真、期望 A 侧的上升沿(1.8V) 将直接 跟踪 B 侧的上升沿(3.3V)、因为导通 FET 将处于开启状态、直到 A1节点上升至 VA。 它在 高电压偏置3.3V 下运行。
但我在仿真中观察到的是以下情况。 它看起来导通 FET 比我预期的要早关断、因此 上升沿看起来就像 RC 充电、即使在一个侧达到1.8V 之前也是如此。 为什么导通 FET 早就关断了？
Emrys、
我还有一个关于向上翻的问题。 由于 B 侧的上拉电阻器、出现 VOL。
对于 30.72MHz 信号传输、 我在 B 侧选择300 Ω 上拉电阻器。 FCO = 1/2pirc = 1/(2*pi*300*15p)= 35.36MHz
电压为 742.6mV。 它太高了。 (我将 R4设置为50ohm、以便使用 Zo=50ohm 对驱动器建模、数据表第9页对此进行了说明)
我想征求您的意见：
1. 我实际上会在工作台上看到这种高级别的 VOL 吗？ 如果没有、如何修改 Tina 电路以正确地为每个 A/B 侧的驱动器/接收器建模。
2.说到 Zo=50欧姆的设置，我是否正确地建模了？
3.数据表显示"在容性负载≤30pF 时、LSF 系列器件支持高达100MHz 的升压转换和高于100MHz 的降压转换"。 因此、我想我的仿真中的 CL 值为15pF、并不那么重。 但模拟结果相当悲观、因为其 SI 对我来说并不合适。 3.3V 输出的上升沿过慢。 在30.72MHz 时钟信号传输中、从50% VOUT 到90% VOUT 需要6.96ns。 因此、我担心接收器无法及时拾取其上升沿的情况。 您能否就数据表和 Tina 仿真结果之间的差异提出建议？
1. 我实际上会在工作台上看到这种高级别的 VOL 吗？ 如果没有、如何修改 Tina 电路以正确地为每个 A/B 侧的驱动器/接收器建模。
[/报价]是的、这很有可能。 使用50欧姆驱动器和250欧姆上拉电阻器、 您将通过通道获得高达11mA 的电流。 如果通道电阻为30欧姆、则会在器件上产生30 * 0.011 = 330mV 的压降、这大约等于仿真结果。
您的驱动器需要比50欧姆强很多、才能获得干净的30.72MHz 信号。 您可以看到、在通过 LSF 之前、您的输入信号已经离地470mV、LSF 将增加到您的 VOL 电平。 更改为8欧姆或更低的驱动器将会显著改善这种情况
[引用 userid="436821" URL"~/support/logic-group/logic/f/logic-forum/1024663/lsf0108-rising-edge-during-the-translating-up/3788082 #3788082"]2. 对于我的 Zo=50欧姆设置、我是否正确地对其建模了？ZO 是特征阻抗-它不是电阻。 此外，逻辑系统不需要使用50欧姆匹配的线路，当驱动器、线路和负载都是相同的阻抗时，最好实施这些线路。 我有一个常见问题解答、其中详细介绍了将传输线路与逻辑器件配合使用的效果。这里： (+)[常见问题解答]将逻辑器件的输出连接到50欧姆传输线路时会发生什么情况？ -逻辑论坛-逻辑- TI E2E 支持论坛
TINA-TI 不是为了显示传输线路上的信号完整性而设计的-最好为 ADS 和 Hyperlynx 等 IBIS 模型仿真器保留。
我还看到、您没有更改寄生电容以匹配您的系统。 这对于您了解实际操作至关重要。 如果您有50欧姆的传输线路，它们将有很大的电容--您可能需要使用在线计算器根据您的电路板几何形状/配置来确定电容。
[引用 userid="436821" URL"~/support/logic-group/logic/f/logic-forum/1024663/lsf0108-rising-edge-during-the-translating-up/3788082 #3788082"]3. 数据表显示"在容性负载≤30pF 时、LSF 系列器件支持高达100MHz 的升压转换和高于100MHz 的降压转换"。 因此、我想我的仿真中的 CL 值为15pF、并不那么重。 但模拟结果相当悲观、因为其 SI 对我来说并不合适。 3.3V 输出的上升沿过慢。 在30.72MHz 时钟信号传输中、从50% VOUT 到90% VOUT 需要6.96ns。 因此、我担心接收器无法及时拾取其上升沿的情况。 您能否就数据表和 Tina 仿真结果之间的差异提出建议？[/引述]我同意、100MHz 确实在突破 LSF 转换器的限制、但这就是数据表中所说的"高达"而不是"出色的信号完整性"的原因。 我通常不会推荐此器件用于此类快速信号、但可以使其在良好的条件下工作。
以上是相同的仿真、具有非常强大的驱动器(1欧姆)和在100MHz 下运行的15pF 负载。
很清楚-如果您的系统需要 固定方向电压转换、我会始终选择不同的解决方案。 例如、SN74AXC1T45将产生更干净、更好的信号以进行1.8V 至3.3V 转换。
Emrys、
感谢您的所有评论。 这对您有很大帮助。
[引用 userid="216259" URL"~/support/logic-group/logic/f/logic-forum/1024663/lsf0108-rising-edge-during-the-translating-up/3788631 #3788631"]例如，SN74AXC1T45将为1.8V 至3.3V 转换产生更干净、更好的信号。[/quot]客户正在决定 LSF0108或 SN74AVC4T245。 他们认为 LSF 是30.72MHz 和25MHz 时钟电平转换应用的更好选择、因为 LSF 的延迟比 SN74AVC4T245小。 但由于其 缓慢的上升沿、LSF0108看起来可能会导致应用程序出现问题。
我想仔细检查延迟规格。 通常、LSF 系列的延迟小于 SN74AVC / AXC 系列。 正确吗？
<SN74AXC1T45 datasheet>
此外、您是否还可以查看我关于下行翻译的问题？ 我上面有两个"回复"、一个是 向下 翻译、另一个是向上翻译。 再次感谢您对向上翻译的评论。
感谢您的详细解释。 我还有另一个关于向下转换的问题。 我尝试在3.3V 至1.8V 范围内运行仿真、期望 A 侧的上升沿(1.8V) 将直接 跟踪 B 侧的上升沿(3.3V)、因为导通 FET 将处于开启状态、直到 A1节点上升至 VA。 它在 高电压偏置3.3V 下运行。
但我在仿真中观察到的是以下情况。 它看起来导通 FET 比我预期的要早关断、因此 上升沿看起来就像 RC 充电、即使在一个侧达到1.8V 之前也是如此。 为什么导通 FET 早就关断了？
[/报价]MOSFET 是模拟器件-它们在某个精确的电压下不能完全打开和关闭-它们会逐渐改变状态。 我在视频中的解释简单明了-我可能需要一个完整的学期课程来详细解释这一点(许多工程学校在第一年或第二年作为独立课程讲授 MOSFET 的操作)。
由于通道电压很小(V_DS)、因此器件将在欧姆(或线性、非饱和)工作区域内工作、这意味着电流将与电流上的电压线性相关(大约)、充当电阻器。
降低 V_GS、即控制电压、器件的电阻将增加。
此外、随着输入/输出电压的增加、V_GS 会随着 V_DS 的增加而降低(由于电阻增加)、最终器件将进入饱和区(V_DS > V_GS - V_T)、此时器件的行为更像电流源、而不是电阻器。
这只是为了说明仿真考虑了所有这些变化、并为您提供了器件预期执行的相对准确的情况。 这并不完美--没有仿真--因此我建议改用构建电路。
我想仔细检查延迟规格。 通常、LSF 系列的延迟小于 SN74AVC / AXC 系列。 正确吗？
<SN74AXC1T45 datasheet>
是的、缓冲器件具有延迟、数据表中的屏幕截图是准确的。 但是、AXC 转换器将主动驱动输出、这意味着信号完整性将远远优于 LSF 类型转换器。
我运行了一个快速仿真来显示上面的预期比较。 您可以看到 LSF 的延迟更少-具体取决于您测量它的确切位置。 在50%、1.65V 电压下、LSF 只有2ns 的延迟(从输入信号的50%标记开始测量、900mV)。
AXC 器件的延迟为2.86ns、但信号完整性要好得多。
