This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXU0204-Q1:局部断电

Guru**** 2383180 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1024426/txu0204-q1-partial-power-down

器件型号:TXU0204-Q1

大家好、

我对 P21 9.3.5数据表中的描述有疑问、如下所示。

'建议在悬空(断开)任一电源之前、输入保持低电平。'

在我的系统中、VCCA 在 VCCB 打开和关闭周期期间处于活动状态。 在 VCCB 打开和关闭周期的同时、Ax 输入有可能由 MCU 驱动。

您提出建议的原因是什么(输入在浮动前保持低电平)?  

可以在 VCCB 周期打开和关闭时切换输入(Ax)吗?

此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    [答案是错误的;见下文]

    输出的默认状态(处于活动状态时)为低电平。 如果在一个电源断开时电流状态为高电平、我想数据信号可能在内部 OE 信号之前被禁用、并且在禁用之前输出毛刺脉冲在很短的时间内变为低电平。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    这是否意味着在输出变为高阻态之前可能会出现干扰(低电平脉冲短路)?

    是否存在任何可靠性问题?

    您能不能在下面的案例中告知器件的行为方式?

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、输出在变为高阻态之前可能会驱动为低电平 该时间可能不够长、无法使输出电压真正下降、但我无法在这里测试这一点。

    TXU 本身的可靠性不受影响。 唯一的问题是电路的其余部分是否可以处理此问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Shinji、

    因此、数据表建议在电源悬空之前将输入驱动为低电平的原因是、如果您的输入处于高电平状态、而电源也处于高电平状态但悬空、则会出现电源无法放电至的情况 低电平状态。 这会导致电源中仍在通电的电源电流较高。

    但是、如果您将 VccB 电源斜升至0V、然后将信号施加到输入端、则没有问题。 输出上也不会有干扰、当 VccB 电源接近0V 时、它们将直接变为高阻态。

    对于我们具有动态下拉电阻的 LXC 系列转换器而言、Cemer's 语句是准确的、它会将输出拉至低电平、然后再将其置于高阻态。

    此致、

    Karan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Karan、

    我不确定是否理解正确。

    您的意思是、从 VCCA (有效)或 INA (输入)到 VCCB (悬空)的泄漏路径会导致高电源电流

    这还会使 VCCB 保持高电平?

    此致、  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Shinji、

    因此、漏电路径是从 OUTB/INB 到 VccB。 因此、如果 OUTB/INB 为高电平、则会保持 VccB 为高电平、从而产生高 ICCA 电流。

    如果您在对 INA/OUTB 施加信号时浮动 VccA、则类似地、您将看到高 ICCB 电流。

    但您似乎是浮动 VccB、而只有 INA 处于活动状态、那么您将不会看到任何问题。

    数据表声明的目的是为了简单起见、以避免您在此处看到的混淆。

    此致、

    Karan