https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1036957/sn74hc595-technical-issues
器件型号:SN74HC595大家好、
非常感谢你的帮助。
此致、
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1036957/sn74hc595-technical-issues
器件型号:SN74HC595大家好、
非常感谢你的帮助。
此致、
大家好、Clemens、
感谢你的帮助。
最新的图有8个信号、底部是 RCLK。 时序以 us 为单位、最小 SER 0-0为1us、1-1高于10us。 我的问题是在 RCLK 为高电平或为1时存储数据的原因、因此当 RCLK 1-1和0-1时、它会存储两次数据、而不仅仅是在上升沿前侧或0-1上。
SRCLK 0-0 min 为1us、1-1高于10us。
RCLK 0-0大约为250us
VCC 约为4.9V
此致、
大家好、Clemens、
感谢你能抽出时间。
我无法注册 noice (可能稍后尝试、不确定我是否能够注册)。 用于 QH-qb 的 PCB 是用于 LCD 的简单直接输出。 RCLK 有一个 RC 集成器。
RCLK 没有我可以寄存的 NOICE (大于0.1us)
RC 积分器使用 C 7000pF、R 20K 和10K 进行了测试
使用了聚酰聚合物薄膜电容器。
已使用去耦电容器0.1uF、我是否应将其添加/更改10nF? LCD 的电流消耗为0.7mA、这可能是一个问题吗?
此外、LCD 照明的电流约为40mA。
此致、
您好!
我的理解是、器件的时钟输入端有一个 RC 滤波器。 这可能会导致错误。
请参阅此常见问题解答: 慢速或浮点输入如何影响 CMOS 器件?