[参考译文] SN74AVC4T234：1.2V/80MHz 时钟和160Mbps DDR 数据速率下的最大数据速率

admin

Other Parts Discussed in Thread: SN74AVC4T234, SN74AUC125, SN74AUC34, SN74AUC32

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1037757/sn74avc4t234-maximum-data-rate-at-1-2v-80-mhz-clock-and-160-mbps-ddr-data-rate

器件型号：SN74AVC4T234
主题中讨论的其他器件： SN74AUC125、 SN74AUC34、 SN74AUC32

大家好

我的客户不确定如何读取 SN74AVC4T234的数据表规格：

在数据表中、它们发现1.2V 时为100Mbps。

在其设计中、它们具有80MHz 时钟和数据(DDR、表示时钟上升沿和下降沿的数据变化)、由此产生的每通道160Mbps 数据速率将由电平转换器处理。

它们是否由于80MHz 时钟而在100Mbps 的规格范围内，或者它们是否由于160Mbps 数据速率而高于最大值？

此致

Ueli

3 年多前

0 admin 3 年多前

TI__Guru**** 1800230 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

一个时钟周期由两个脉冲组成、分别为高脉冲和低脉冲、对应于两个位。 80MHz = 160Mbps、这对于该器件来说太快了。

最好使用 AUC 等低电压逻辑系列。为了将电平转换为更低的电压、您只需使用具有可过压输入的缓冲器、例如 SN74AUC34或 SN74AUC125。

0 admin 3 年多前

TI__Guru**** 1800230 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Clemens

感谢您的快速回复！

此致

Ueli

0 admin 3 年多前

TI__Guru**** 1800230 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Clemens

以下是客户反馈：

--------------------

他们发现、AUC 在电源电压方面比 AVC 要快、这一点并不清楚。进一步低于 TPD 响应将复制 AUC34和 AVC4T234的 TPHL/TPH 值。只有100 - 200ps 的差异。此外、未为 AUC 器件指定最大数据速率。考虑到 AUC 的额定电压为1.2V (CL=15pF/2kOhm)和 AVC (CL=30pF/500ohm)、似乎没有区别。它们必须根据最大值进行设计。

--------------------

请评论他们的理解是否正确。

此致

Ueli

SN74AUC32

SN74AVC4T234

0 admin 3 年多前

TI__Guru**** 1800230 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

1.2V±0.1V 的最坏情况为1.1V。对于该电压、AVC 不指定最大值、而 AUC 的最大值小于 AVC 的典型值。

我不知道 AVC 数据表中的这些 Mbps 值来自何处。我看不到与传播延迟的强烈相关性。

逻辑（参考译文帖）

逻辑（参考译文帖）(Read Only)

[参考译文] SN74AVC4T234：1.2V/80MHz 时钟和160Mbps DDR 数据速率下的最大数据速率