This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AHC1G00:当 Vcc 下降时、输出是否为高电平?

Guru**** 1671550 points
Other Parts Discussed in Thread: SN74AHC1G00
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/981062/sn74ahc1g00-will-the-output-at-high-when-vcc-drops

器件型号:SN74AHC1G00

你(们)好

我使用的是 SN74AHC1G00的2输入与非门、Vcc 为3.3V。

输入 A 由一个上拉电阻器供电至3.3V、而输入 B 直接连接至3.3V。

我想知道的是、如果 Vcc 从3.3V 缓慢下降、输出是否为高电平?

我从数据表中了解到、由于 VIH=Vcc×0.7、当 Vcc 下降时、输出不会很高、这是正确的吗?

谢谢

戴维·H.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当 VCC 下降时、VIH 也下降。 如果输入电压不变、它们仍将高于 VIH

    输入可过压。 如果它们高于 VCC、它们仍然被读取为高电平、并且输出仍然为低电平。