This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVTH125:SN74LVTH125RGY

Guru**** 2384760 points
Other Parts Discussed in Thread: TINA-TI
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/978264/sn74lvth125-sn74lvth125rgy

器件型号:SN74LVTH125
主题中讨论的其他器件:TINA-TI

当我尝试使用 Cadence 虚拟化中同一部件的 PSpice 模型创建测试台(OE 连接到 GND、输出通过上拉电阻连接到 VCC)时、输入本身会以某种方式短路到 GND。PSPICE 模型中是否存在任何问题?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sangeetha、

    此型号存在一个已知问题、但您不会遇到问题。

    这是我们此模型的最新版本、我们已修复已知问题。 如果这不能正常工作、则是因为您的测试环境。 此模型已在 PSPICE-TI 和 TINA-TI 中进行了测试。 TSC 文件是 TINA-TI 中的示例工作台设置。

    e2e.ti.com/.../SN74LVTH125.TSC

    e2e.ti.com/.../SN74LVTH125.cir

    此致、

    Karan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     我使用了 TINA (在 Cadence 虚拟化中)中使用的测试台并模拟了相同的测试台,结果如下所示。无论 OE 和输入状态如何,输出始终为0 (即使输入为高电平且 OE 为低电平)。为什么会发生这种情况?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sangeetha、

    实际上、无论输入开关如何、输出看起来都始终为高电平。

    您可以添加原理图图片吗?

    此致、

    Karan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这是我使用的原理图。 输入引脚和 OEZ 引脚连接到2.5V 方波脉冲、这两者之间存在一定的延迟。 5V 连接到 VCC。 输出端也连接了一些负载。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sangeetha、

    问题似乎在于设置、而不是模型。 您需要为器件提供至少为 VIH 的输入、以使输出变为高电平。 输出未切换、因为对于器件、输入始终为低电平。 我建议您阅读下面的常见问题解答、以了解有关 CMOS 输入器件如何切换的更多信息。

    此致、

    Karan