This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC125A:我们能否为 PCIe 第5代 PERST 信号使用 sn74lvc125a 缓冲器?

Guru**** 2513185 points
Other Parts Discussed in Thread: SN74LVC125A

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/982171/sn74lvc125a-can-we-use-sn74lvc125a-buffer-for-pcie-gen-5-perst-signal

器件型号:SN74LVC125A

我们需要建议使用符合 PCIe 第5代规范的具有4个 OE#的1:4 PERST 缓冲器。 我们选择了 SN74LVC125A 缓冲器、但不确定它是否符合 PCIe Perst PCIe Gen 5规范的 Trise/Fall。 请提出建议吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    据我所知、PERST#没有任何特殊的上升/下降时间要求。

    在任何情况下、在所有逻辑系列中、LVC 的输出速度最快、为3.3V。该器件最适合。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    第5代规范中定义的 PERST 的压摆率如何? SN74LVC125A 是否符合 PERSTT 压摆率规格?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    抱歉、我不知道第5代规范添加了此要求(我没有)。

    所需的上升/下降时间限制是多少、在哪个负载下?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    第5代规范讨论了 PERST 信号的转换率。 74lvc125a 是否符合此规范?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    50mV/ns 意味着3.3V 信号的上升时间必须最长为66ns。

    SN74LVC125A 的传播延迟是开关时间和上升时间的总和、小于10ns。 这是针对50pF 负载指定的、但即使对于负载较高的较长布线也是安全的。

    我想压摆率要求是为了防止开漏信号过慢。