• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 430 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LV595A：当使用移位寄存器扩展时、有可能违反保持时间、3.3V 运行

admin
Guru**** 2386730 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1006778/sn74lv595a-possible-hold-time-violation-when-using-shift-register-expansion-3-3v-operation

器件型号：SN74LV595A

大家好、

对于3.3V 工作电压、数据表规定了1.5ns 的最短保持时间 、但 SRCLK 至 QH'的最短保持时间为1ns。 如果我们将其中一个的输出连接到另一个的输入、这是否会违反下游器件的最小保持时间？ 如果是、还有哪些其他方法可以解决这种违规问题？ 或者、由于上游器件必须具有最短1.5ns 的保持时间、下游器件实际上被保持在最小1.5ns+1ns、因此不会发生任何违反？   

谢谢、

Ishraq

  • 0
    TI__Guru**** 2386730 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    最小延迟中的"1ns"大于实际规格的占位符--它比将其留空或置零更好，但它并不 表示 器件可能只能在1ns 内转换。 请注意、这在整个电路板上是相同的：

    即使在最大电压下处于完美条件下，我也不会期待低于2ns 的延迟--如果是这样，那么另一个器件也会在相同条件下运行，并且运行速度也会更快。

    菊花链式移位寄存器的主要问题是确保您要么同时触发移位寄存器、这正是它们的设计目标、要么首先触发链中的最后一个器件、以避免出现任何时序问题。 这可以通过使用布线长度或缓冲器来增加延迟来实现。 通常、只有非常大型的设计才需要后一种选择(例如、考虑在几米范围内控制数千个 LED 的巨大标志)。

  • 0
    TI__Guru**** 2386730 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢 Emrys。 这是一个密集的电路板、很难添加布线长度、但要了解这是否是安全/最佳的选择。 那么、如果同时触发它们、我们不需要添加布线长度？ 在空间受限的设计中、我们通常会看到其他菊花链应用、而不会增加延迟吗？

  • 0
    TI__Guru**** 2386730 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Ishraq、

    安全方面的错误、我想说、只要您正在查看器件之间小于6英寸(15cm)的设计、就不应该有任何问题。

    这些器件通常用于菊花链应用、我只看到过物理尺寸非常大的设计中出现的时序问题。