请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1006246/sn74alvc08-q1-tdp-and-data-rate
器件型号：SN74ALVC08-Q1大家好、
我有一位客户希望构建 A2X OOK 模块、我们建议使用与门解决方案、时钟大约为100Mhz、它将连接到一个输入。 另一个输入将连接到某个慢速信号方波。
我们知道应该查看数据速率大于200Mbps 的门。 但所有汽车器件都低于该数据速率。
由于数据速率为200Mbps、因此输出边沿应小于5ns。 ALVC08只有 TPD、包括输入延迟和输出 边沿减速。 而在3.3V 下为2.9ns 、达到50%电平意味着满电平将 为 x2、为5.8ns、因此该器件将不起作用。 这种计算是否正确？
因此、问题是：
如何加快输出边沿？ 如果客户可以确保负载电容低于我们的规格、例如10pF。 在这种情况下、我们是否有任何 Max 规格、是否可以让他们确保我们的器件适用？
2.我看到我们有 AUC、但不是 Q1。 我们是否有资格认证此器件的计划？
此致、
Peter Wei
