This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G123:SN74LVC1G123输出安全状态

Guru**** 2503715 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/991406/sn74lvc1g123-sn74lvc1g123-output-safe-state

器件型号:SN74LVC1G123

对于此 IC 的输入/A、我们必须定义默认状态。在操作中、我们为/A 信号提供50Hz 频率 、其中 B 和/CLR 信号处于高电平。 我们必须在/A 上拉或下拉信号、以便该 IC 的输出 Q 处于低电平。换句话说、我们必须定义 Q 应为低 电平的默认状态。

 当我们将具有 B 和/CLR 信号的/A 信号拉至高电平时、您能不能指导我们、那么输出 Q 的状态是什么? 因此、基本而言、为了确保输出处于低电平、我必须设置的/A 信号的状态应该是什么(低电平或高电平、需要从控制器供电)、其中 B 和/CLR 信号处于高电平-这两个信号上存在上拉电阻。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    根据您的描述、B 和 CLR\永久保持高电平。

    在这种情况下、输出脉冲仅由 A\输入端的下降沿触发:

    A\可在下降沿之后保持低电平或高电平、以防止输出再次切换。 A\还可以从低电平转换为高电平(上升沿)、并且不会触发输出脉冲。

    请注意、输入通过与门来触发器件。 此和门的输出可以描述如下(a 是 A\的倒数):

    Y = A * B * CLR\

    如果 A\为低电平(A 为高电平)、B 为高电平、CLR\为高电平、则与门输出 Y 为高电平。 来自该与门的低电平到高电平转换(上升沿)将导致输出脉冲。 和门输出可在触发后无限期保持高电平状态、而不会出现任何问题。

    如果 A\保持高电平(A 为低电平)、则与门输出 Y 将为低电平、器件将不会触发。

    请告诉我是否可以提供进一步的帮助。