Other Parts Discussed in Thread: CD74HC4046A, SN74HC4060
大家好、
我们希望您在以下客户咨询方面提供帮助。
希望使用数据表、scha003b.pdf 和 www.ti.com/.../CD74HC4046A (数学参数最小、但尺寸分析的所有计算单位已定义)、帮助定义/验证/了解 CD74HC4046AE PLL 频率发生器(PC2)的电阻器和电容器(R1、C1、R3、C2 (R2=NC)、5V)。
感谢您的支持！
此致、
Danilo
您好 Danilo、
此 E2E 博文很好地解释了电阻器和电容器，数据表可以帮助您找到所需的值：
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/998779/cd74hc4046a-frequncy-calculation
您可以首先查看 R1和 C1数据表第13页的图11和12。 VCC 在这里为4.5和6V、因此您将在其间的某个位置工作。 假设您为电容选择1nF、则看起来 R1值适用于220K 和330K 之间的频率。 
R3和 C2只是低通滤波器组件。 您需要选择它们、以便您的截止频率包括您正在使用的频率。
此帖子介绍了如何解决此问题：
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/938637/cd74hc7046a-cd74hc7046a
谢谢、
Rami
达尼洛
[引用 userid="432284" URL"~/support/logic-group/logic/f/logic-forum/1000217/cd74hc4046a-help-defining-resistors-and-capacitors-for-cd74hc4046ae-pll/3697711 #3697711]1)您是否应该使用10**6而不是10**5以1000kHz 的频率获取 R1和 C1？很抱歉。 你是对的。 10^6.
[引用 userid="432284" URL"~/support/logic-group/logic/f/logic-forum/1000217/cd74hc4046a-help-defining-resistors-and-capacitors-for-cd74hc4046ae-pll/3697711 #3697711"] 2)您能用一分钟时间看看 R1 180pF 电容器的性能如何？
这使用大约1100和180pF 的中心频率。 这只是一个估计值、因为这是对数标度。
我的电阻介于22K 和30K 欧姆之间。 在22K 和30K 线路上、您看起来已经完全死机了。 对于5V、我估计接近24-25K 欧姆将是一个良好的起点。 不过、这可能需要在实际实施中进行一些微调。
这在应用报告中
下面是一个完成示例的前一个 E2E
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/938637/cd74hc7046a-cd74hc7046a/3466664#3466664
按照此处的步骤操作、只需为 C2使用180pF 电容、因为我们知道他们已经为该示例准备好了该电容。 我得到大约8K 欧姆的 R3。
谢谢、
Rami
达尼洛
您的初始线程帖子暗示不需要 R4。 很抱歉、我必须忽略了文档中的第三个圆圈、并且看到 R2 = NC 仅对我而言意味着两个分量。
当 R2 = NC = INF 时、没有偏移。 R2决定了 VCO 的频率偏移。 请参阅数据表
可以帮我清除这个问题吗？ 是否需要 R2？ 您的中心频率可能为1000kHz (1MHz)、但不存在频率偏移。 频率锁定范围为2MHz。 此外、它们还推动了数据表中所列最低频率的下限。 但是、如果看一下该线程的工作频率较低、它可以正常工作。 不过、这是一个较旧的 Harris 设备、因此我们不会对此有太多的详细信息。
返回到偏移问题。 由于没有偏移、使用数据表中的以下信息、我们希望 m = 0。
唯一可行的方法是 R4为0，这样我们就可以得到：
这与上面的初始环路滤波器相同、没有偏移
但是、这是我的监督、我也看不到他们实际发现中心频率的方式、其中提供的文档(fmax-fmin / 2)中会有偏移。 这与没有 R2的设置以及文档中图11和图12的用法相矛盾。
如果他们以这种方式选择中心频率并且想要使用 R4、这将需要一个偏移、以便在给定的频率范围内可行。 此外、图27-32更有用。 现在、这也会更改初始语句
需要使用 R2电阻器。 找到该值的方法也在数据表中。 此外、本节还介绍了如何确定失调频率 R1和 C1。 我不会深入研究这些值、因为数据表说明了如何实现这一点、也不清楚它们是否需要这些值。
此时将找到 R1、R2和 C1。
现在、我们可以返回数据表中的图47来计算 R3、R4和 C2。 
谢谢、
Rami
您好 Rami、
非常感谢您的支持。 我们已收到客户关于 SCHA002A 应用报告第4.2节原理图中无源组件的进一步询问。
如何计算 R3、R4、C2、其频率为500至2000kHz、作为采用74HC4046AE 芯片的低通滤波器？
请提供这些步骤作为示例，以便我可以在500到2000kHz (AM 广播)之间执行这些步骤 。
此致、
Danilo
您好 Rami 和 Derek、
这是客户对 Rami 的回应、
1) 1)与我在所附图形中使用的74HC4046AE 不同、我是否可以使用另一种组合的当前制造来代替我选择的产品？ 本质上、一个4MHz 晶振频率被74HC4060 (U2)和74HC40103 (U5)分频为 PLL (U7)的10kHz 基准信号。 AM 广播频率由另一个74HC40103 (U3)分频产生。
2) 2)请求的低通滤波器电路已知在 R3 (R26)=100k 欧姆、R4 (R25)=220欧姆和 C2 (C20)=10uF 的情况下工作正常。 将74HC4046AE 替换为74HC4046N、74HC4046AE 较新的芯片是否需要比其当前使用的74HC4046N 具有不同的低通滤波器值？
当在电路中使用建议的 R1和 C1值20k-30k 欧姆和180pF 以及上面的低滤波器值时、74HC4046AE 芯片似乎在上面的#2低通滤波器的抖动大于10kHz。
有什么建议吗？ 连接在原始发送器中的原始电路几乎没有抖动<1kHz、工作效果很好。 我的目的是寻找一个 PLL 和滤波器来替代74HC4046N...那么、建议使用当前 PLL 制造商替换什么？ 谢谢你
此致、
Danilo
达尼洛
你似乎无视我在这里的笔记。
是否使用旧器件已使用的值进行了测试？
对于 R1和 C1、正如我在该线程中提到的、影响最初是没有偏移。 对于偏移、您必须使用图27-32而不是图11-15、因为它们首先使用。
[引用 userid="409034" URL"~/support/logic-group/logic/f/logic-forum/1000217/cd74hc4046a-help-defining-resistors-and-capacitors-for-cd74hc4046ae-pll/3700025 #3700025"]需要使用 R2电阻器。 找到该值的方法也在数据表中。 此外、本节还介绍了如何确定失调频率 R1和 C1。 我不会深入研究这些值、因为数据表说明了如何实现这一点、也不清楚它们是否需要这些值。
此时将找到 R1、R2和 C1。
[/报价]因此、假设近似偏移频率为500kHz、则使用对数缩放时为~5.7个周期)、R1和 C1将具有以下值。 请注意、4.5Vcc 可用于5V Vcc、因为4.5V 是5V 的最坏情况。 
如果它们将180pF 电容器保持为 C1、那么 R2看起来是在几个已知值之间、但变化是线性的、因此我估计~130k Ω。
我更倾向于使用值落在其中一行的组合。 所以 
在这里、我将为电容器选择910pF、因为这是一个标准值。 R2值看起来是22k。
现在、对于 R1、您将使用图31。 您的 Fmax/Fmin 将为500k/~2M = 4。
如前所述、这是一个较旧的数据表、他们选择在图形上使用对数缩放。 我将把每个节拍解释为10^0和10^1之间的2增量。 因此、您的 R2/R1比率将为~3。 
假设 R2为22k Ω、R2/R1比率为3 -> R1 = 22k/3 ~7.3k Ω。 或7.5k 欧姆、我相信这是您最接近的标准值。
因此 C1 = 910pF、R2 = 22k Ω、R1 = 7.5k Ω。
不过、如果之前的设置符合他们的偏好、我至少会首先尝试在更换 CD74HC4046A 和旧无源组件的情况下重复使用该设置。
谢谢、
Rami
