[参考译文] CD74HC4046A：CD74HC4046A 相位比较器在 MHz 频段中的运行

您好、Yasuo、

您能否向我们展示您的电路原理图？

您将什么值用于计时组件？

您将哪些值用于环路滤波器？

你说你的电路有问题--你有什么问题？ 您是否有发生问题的范围截图？

你(们)好。

感谢你的答复。

图1显示了我的电路原理图。

图2显示了电路的工作结果(SIGIN：6.78MHz)。

我的问题是、我尚未确认图中所示的输出。 相位比较器的3个相位。

此致。

从亚西诺出发。

PC2的输出为高阻抗、低阻抗或高阻抗。 您可以看到向高电平或低电平的转换，但高阻抗通常不会显示为 示波器上的任何变化--它只是允许电压“浮动”一段时间。

您可以看到、在 SIGin 上升沿之后、示波器上的 PCout 信号被驱动为高电平、因此"高电平"状态显然起作用、但在此之前、我们无法知道输出状态(低阻抗或高阻抗)。  我假设具有高阻抗、因为我知道 PC2的状态机工作原理 (如本文档 https://www.ti.com/lit/scha002中所述)

在我看来、VCO 频率大约是输入频率的一半、甚至更低。 您能得到一个稍微缩小一点的示波器快照、以便我们可以看到输入时钟的10或20个周期吗？ 我可以看到 VCOin 在这里开始增加、但我看不到足够的来确切地确定发生了什么。

此外-我建议将环路滤波器的时间常数增加10倍以提高稳定性。 我会尝试将22pF 电容器替换为220pF 电容器(或100pF... 100pF 的值)、这将把截止频率设置为大约73kHz、并将缩短响应时间-这也将帮助 PLL 锁定。 并减少变化。

你(们)好。

我能够了解相位比较器的高阻抗状态。

非常感谢。

此外、我已根据您的指示重新唤醒实验数据。

实验数据如图1至4所示。

图1、2和图3、4之间的差异是滤波电容器的值。

实验条件与之前的数据相同。

此致。

从亚西诺出发。