https://e2e.ti.com/support/logic-group/logic/f/logic-forum/874433/sn74v293-unexpected-offset-value
器件型号：SN74V293我有许多包含'V293 FIFO 的原型板。 在配置过程中、固件会验证组件上的组件、包括 FIFO 的运行情况。
原型的前一版本(使用'V293s、部件标记为74COS9TG4)运行正常、并返回预期的空和满偏移寄存器值。 在此应用中、使用引脚搭接将两个偏移值设置为16383。
原型的最新版本组装有器件标识为84AZVETG4的器件、会返回两个偏移的不同值：空偏移不正确(其值因运行而异)、但完整偏移始终是正确的值。
这些器件的特定批次是否存在任何已知问题？
您好、Karan、
原理图可运行到11页；我只会包含与 FIFO 相关的三个表(移除边框和标识标记)：
U8是一个控制系统的 STM32F427。 U14是 FIFO。 PCB 为4层；在 FIFO 所在的区域、有一个实心3.3V 平面和一个实心0V 平面、并且 FIFO 的每个电源引脚通过一个100nF 陶瓷与一个10uF 陶瓷并联去耦。 电源应该很硬。
对于您请求的布线捕获、我已通过10k 电阻器将 SEL0直接连接到0V、并将 SEL1连接到3.3V、因此需要验证的信号线更少。
示波器是一个 MSO、具有16个逻辑通道和2个模拟通道。 为了充分利用通道、D0和 D1已分别分配给 LD 和 REN、尽管 LD 在配置和回读期间不会发生变化。 所有通道都在示波器迹线上命名；RCLK 和 MRS 连接到模拟通道、以便您可以看到上升和下降时间。 更正：标记为 D2：D15的行应标记为 Q2：Q15。
这是整个主器件复位配置、然后读回空和满偏移寄存器(8次读操作、但读操作重复四次)：
下面详细介绍前两个读数：
您可以清楚地看到、空偏移为2048 (假设 D1和 D0为零；无论它们是什么、值都不是预期的16383)、而全偏移为16383 (假设 D0和 D1为1、代码告诉我它们是这样)。
以下四个屏幕截图是 MRS 和 RCLK 下降沿和上升沿的"特写"：
您询问了"除了偏移值之外、FIFO 是否正常工作？" 唯一不正确的操作是对偏移寄存器的回读。 正如我在上一篇文章中提到的、我添加了一个详尽的测试、该测试填充 FIFO、然后将其清空、并且可以确认、即使空的偏移寄存器读回指示错误的值(它并不总是2048、有时它采用其他值)、 当 FIFO 中剩余16383个值时、空标志被激活。
此致、
Colin
