• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 1 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 96 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD14538B：Q 引脚在上电时的行为

admin
Guru**** 1800230 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/874389/cd14538b-behavior-of-q-pin-on-power-on

器件型号：CD14538B

您好！

当上电(VDD 超过工作电压3V)时、如果输入脉冲未输入并且 RESET 引脚为高电平(非复位条件)、Q 引脚是否输出低电平？  

(VDD 超过合理电压、3V)

我的客户似乎害怕在上电时 Q 引脚输出不稳定。

此致、

Kuramochi

  • 0
    TI__Guru**** 1800230 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Kuramochi、

    提供 RESET 引脚是为了避免电源接通时 Q 引脚不稳定。 当器件通电时、您需要使用 RESET 引脚来避免输出 Q 出现未知情况。

    谢谢！

    卡兰