大家好、
我对逻辑门(和/或/施密特触发器/……)的输出状态有一个疑问 发生故障时:
如果 GND-Pin 开路(未连接到 GND)、则连接所有其他引脚。
2.如果 GND 引脚已连接、但电源引脚已断开(组件未通电)。
3.如果 GND 引脚和电源引脚已连接、并且 VCC 短接至 GND。
4 - 考虑一个与门逻辑、其中两个引脚均为高电平、则其中一个输入引脚为开路(悬空)、输出将会发生什么情况? 它进入低/高/振荡?
提前感谢!
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
我对逻辑门(和/或/施密特触发器/……)的输出状态有一个疑问 发生故障时:
如果 GND-Pin 开路(未连接到 GND)、则连接所有其他引脚。
2.如果 GND 引脚已连接、但电源引脚已断开(组件未通电)。
3.如果 GND 引脚和电源引脚已连接、并且 VCC 短接至 GND。
4 - 考虑一个与门逻辑、其中两个引脚均为高电平、则其中一个输入引脚为开路(悬空)、输出将会发生什么情况? 它进入低/高/振荡?
提前感谢!
您好 Tobias、
该表应有助于解决其中的大部分问题。
对于问题4、当一个输入连接到高电平时、它实际上会使它成为缓冲器。 因此、如果输入未知、则输出也未知。 建议不要将输入保持悬空、请参阅此常见问题解答:https://e2e.ti.com/support/logic/f/151/t/737694
如果 GND 为开路、则如果施加了低电压、则芯片的内部接地仍可能通过任何输入或输出引脚上的 ESD 二极管被拉低。
2.如果 VCC 为开路、则芯片的内部 VCC 仍可能通过任何输出引脚上的 ESD 二极管被拉高、前提是该引脚施加了高电压。
3.如果 VCC = 0V,则芯片断电。 输入可承受过压、即允许向任何输入施加电压。
4.输入引脚悬空可能会损坏器件。 请参阅 [常见问题解答]慢速或浮点输入如何影响 CMOS 器件?
大家好、
第二点,我还有一个问题:
"二. 如果 VCC 为开路、则芯片的内部 VCC 仍可能通过任何输出引脚上的 ESD 二极管被拉高、前提是该引脚施加了高电压。"
在 VCC 为开路且输出引脚上没有上拉至 VCC 的情况下(未施加电压)。 可能会发生什么情况?
第三点:
" 3. 如果 VCC = 0V、则芯片断电。 输入可耐压、即允许对任何输入施加电压。"
在这种情况下、芯片断电(VCC=0)并且两个输入都被设定为高电平。 输出端将发生什么情况(高、低、高阻抗)?