This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G123:脉冲长度检测

Guru**** 2578735 points
Other Parts Discussed in Thread: SN74LVC1G123, SN74HCS72

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/888047/sn74lvc1g123-pulse-length-detection

器件型号:SN74LVC1G123
主题中讨论的其他器件: SN74HCS72

大家好、

我的客户正在考虑在 FET 栅极脉冲长度超过特定长度(几毫秒)时关闭 LED 驱动 FET 的电路。

SN74LVC1G123是合适的器件吗?

我的客户应如何使用 SN74LVC1G123配置电路?

此致、

Itoh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当输入连接到 B 时、输出脉冲将始终具有相同的长度、即使栅极脉冲较短也是如此:

    当输入被连接至 CLR 时、当输入再次变为低电平时、输出将被中断。

    请参阅 《使用 SN74LVC1G123单稳多谐振荡器进行设计》。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Clemens-San、

    我的客户希望在输入脉冲长于特定脉冲长度时将输出置为有效。

      SN74LVC1G123可以这样做吗?

    希望有道理。

    此致、

    Itoh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    有这样的东西吗?

    输出信号应该是高电平还是低电平? 是否应锁存?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Itoh-San、您好!

    SN74LVC1G123可以产生给定长度的脉冲、但不会检测输入脉冲的长度。

    一种方法是使用输入脉冲触发 SN74LVC1G123、并将'123的输出脉冲馈送到负边沿触发式 D 型触发器(例如:SN74HCS72)。

    如果 DFF 的输入是输入信号、而时钟信号来自'123、则如果输入短于'123脉冲宽度、则输出将为低电平;如果输入长于'123脉冲宽度、则输出将为高电平。

    只需使用反相输出(Q\)而不是正常输出(Q)、即可反转输出状态。