This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/886028/sn74ls247-is-sn74ls247-compatible-with-3-3v-logic
我使用 FPGA 直接连接 sn74ls247 BCD 输入。 FPGA IO 为3.3V 电平、而 sn74ls247为5V 电平。 这是一个糟糕的设计吗？
LS 系列器件具有 TTL 兼容输入、即最坏情况下的 VIH 为2V
只要输出能够吸收 IIL、您就可以将3.3V CMOS 输出连接到 LS 输入。
谢谢你。 "输出能够灌入 IIL"的含义是什么
FPGA 的数据表应告诉您其输出的驱动强度。
根据数据表、LS247 IIL 的最大值为4mA。 在最坏的情况下、FPGA IOH/IOL 必须至少为4mA 或更大、才能切换输入。
4mA 用于 TTL 器件(SN74247)。 LS 器件(SN74LS247)的电流为1.2mA。
