This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/893910/sn74axc8t245-gpios-behavior-when-vcca-or-vccb-not-present
您好！
请确认在 VCCA 或 VCCB 不存在时 GPIO (AN、BN)的行为是什么、尤其是在 VCCA 悬空以及 DIR1和 DIR2连接到 VCCA 时。
是否有内部机制将所有输入/输出置于高阻抗模式、或者是否存在 DIR1/DIR2悬空导致非预期行为的风险？
该器件用于 与外部模块连接、外部模块不能始终存在、并且希望知道 当未向 电平转换器提供 VCCA 电压时会发生什么情况...
谢谢、此致、
Jacques NAPOLEONI。
未供电的 I/O 具有高阻抗。 数据表显示：
8.3.3 Ioff 支持局部断电模式运行 此特性用于限制驱动至高达3.6V 电压的 I/O 引脚的泄漏电流、同时将其相应的电源轨断电。 这由电气特性表中的 Ioff 参数表示。
此特性用于限制驱动至高达3.6V 电压的 I/O 引脚的泄漏电流、同时将其相应的电源轨断电。 这由电气特性表中的 Ioff 参数表示。
请注意、CMOS 器件的功耗极小、因此浮动电源可能会在一段时间内保持其先前的电平。 您能否添加一些机制来使 VCC 放电、例如下拉电阻器或晶体管？
您好、Jacques、
Clemens 谈到了这一点、但我想重申一下、以便更清楚地说明这一点。 该器件具有 Ioff、但仅在电源电压为0V 时才能保证、而引脚悬空时则不保证如此。 这也会使控制输入悬空、这是不好的、请参阅： https://e2e.ti.com/support/logic/f/151/t/737694?tisearch=e2e-sitesearch&keymatch=faq%3Atrue。
我们没有连接到 VCCA 的下拉电阻器来避免在目标侧消耗任何电流。 因此、当 VCCA 悬空而不下拉至 GND 时、我们期望 I/O 侧具有高阻抗。
如果电源引脚悬空、则无法保证电压为0。 IOFF 仅在0V 时得到保证、因此无法保证 I/O 为 hi-z
谢谢、这就是我想听到的内容！
此致、
Jacques。
