[参考译文] SN74VMEH22501：SN74VMEH22501

您好、Andrea、

我没有此器件的任何参考设计、但对于去耦、我建议在靠近 Vcc 引脚的位置放置一个.1U F 电容器。 您是在寻找专门的器件还是标准收发器？  

我们目前在许多项目中使用此收发器、我们始终面临开关噪声、光或严重问题；

我们不是在 VME 系统中专门使用这些收发器、而是在基于通用并行总线的系统中使用这些收发器。

我想提供一份设计指南、该指南可以彻底解决噪声问题。

例如：

1)在电路板上、我们使用数量为3的收发器、对于每种收发器、我们都使用5个0.1uFx、5个10nF、2个10uF、以便覆盖更大的频谱；这些电容器非常靠近器件。

2) 2)我们没有任何特定电路可将 VCC 偏置引脚视为常规 VCC 引脚

3) 3)我们没有使用 clk 和锁存功能、因此我们将 CLK 锁定为0、将 LE 锁定为 VCC

4) 4)我们将所有未使用的输入/输出保持为0、其中 OEAB 和 OEBY 卡在 VCC 上

3) 3)我们使用近端和远端终端、330 Ω 上拉至5V、470 Ω 下拉至 GND

当总线相当稳定时、我在3.3V 和5V 上看不到任何噪声。

当我开始切换总线时(硬切换：所有"0"至"1"和相反)、我会看到切换噪声、有时会对总线造成干扰。

在某些情况下，信号上的噪声由缓冲器触发！ 从而传输错误的逻辑电平。

此致

Andrea

您好、Andrea、

您是否可以提供任何示波器截图、以便我可以看到噪声？

你好

我们部分解决了噪声问题

原因是背板上没有足够的电容、关闭近端终端(即：背板末端)

我们在终端附近的5V 电压中添加了许多22uF 电容、现在噪声受到控制。

此外、我们使用传统探针+ GND 尾来捕获信号、接地环路的大小导致在示波器上触发大量辐射噪声。

相反、我们使用了一根非常紧密的回路同轴电缆、该电缆焊接在测试点上、本地接地非常靠近信号、因此我们看到了信号的真实面。

事实上、在5V 上添加 CAPS 后、如上所述探测5V 后、我们会看到非常稳定的5V 电压、 纹波<15mV、这是非常好的。

现在、由于缓冲器上的信号过度振铃、我们面临另一个问题、如下图所示。

下面的波形是背板侧、我们可以帮助实现巨大的振铃。

问题：

我们有一个60欧姆的轨道、它端接在背板两侧的一对470PULLDOP/330PULLUP 上(靠近电源和末端、如数据表所建议)。

但端接与轨道阻抗不匹配、因此我们可以看到振铃。

最佳解决方案是什么？

为了获得大约60欧姆的电阻、我们增加了33欧姆串联电阻(除了嵌入在芯片上的26欧姆电阻之外)

通过这种方法、我们可以很好地清除振铃、并且信号的定义也很好。 但我们看到逻辑0不是0V 、但由于流入串联电阻器的电流、偏移约为0.8V。

我们可以处理该偏移、但我想知道是否有替代解决方案、例如使用磁珠而不是33个外部串联电阻器...

此致

Andrea

高于振铃噪声、470ohm 下拉和330上拉至5V

低于振铃噪声、100欧姆下拉电阻已添加到上述终端

尊敬的 Andrea：

感谢示波器截图。 在我看来、这些都证实了提高阻抗匹配会减少振铃、但也会改变您的电压。

避免电压漂移的一种方法是使用端接电阻器添加串联电容器、从而阻断直流电流。  这将导致信号在不改变直流电压的情况下平稳输出。

这种方法的缺点是 RC 电路会减慢信号边沿。  这里是一个用于信号完整性仿真的 ADS 中内置的示例电路。 我使用了一个非常简单的传输线路模型来显示效果。

突出显示的部分显示了 RC 滤波器。 在仿真之前、为了清晰起见、我将"VIN"名称换掉为"TRIGGER"。

完美传输线路的仿真为信号提供了一个信号的"空中阶跃"状态-真实信号很少像这样。  如果您有完整的电路板、迹线、连接器等模型、则可以将其加载到 IBIS 仿真器中以提高精度。 我只是为了举例说明这个情况。

红色波形是在端接电阻器被基本移除(1 M Ω)的情况下得到的、这表明线路上有强烈的反射。

蓝色波形显示了在120欧姆处添加的终端电阻器、这会使反射变得平滑并使信号单调。

大家好、感谢您的快速反馈。

问题：

1) 1)端接是否不应让缓冲器灌/拉直流电流以提高抗噪性能？ 直流阻断电容器不允许此直流电流...

2) 2)数据表建议电压为5V 时采用470/330静脉端接。 将 Z 电压设置为大约3V、非常接近3.3V。 您的设计在3.3V 时使用120/120导通电阻、从而在 Vcc/2处设置 Z 中点。 为什么会有这种差异？ 什么是推荐的终端？

3) 3)是否可以使用焊珠代替33R 系列？ 从而不会改变偏移。

就像一般的 I formation 一样：我们的背板使用3个 IO 插槽+一个主 CPU 插槽

尊敬的 Andrea：

[引用用户="Andrea Guitta"]

1) 1)端接是否不应让缓冲器灌/拉直流电流以提高抗噪性能？ 直流阻断电容器不允许此直流电流...

[/报价]

由于通过 CMOS 器件的输出驱动器增大了直流电流、我没有发现任何噪声改善。 我想您可以将输出中的直流漂移称为过冲/下冲的一些改进、但这并不是真正的改进... 只需移动信号即可。 如果您有任何参考资料、我有兴趣了解更多相关信息。

[引用用户="Andrea Guitta"]

2) 2)数据表建议电压为5V 时采用470/330静脉端接。 将 Z 电压设置为大约3V、非常接近3.3V。 您的设计在3.3V 时使用120/120导通电阻、从而在 Vcc/2处设置 Z 中点。 为什么会有这种差异？ 什么是推荐的终端？

[/报价]

是的、这是数据表中显示的典型 VME64x 总线配置。 我不会将其称为建议、而是一个常见用例的示例。

对于您的应用、您提到系统在 Zo = 60欧姆的条件下运行、因此我使用了60欧姆的文端接(120欧姆与120欧姆并联)。

该器件没有完全平衡的输出、负驱动器比正驱动器强、因此偏移端接电阻可提供更"平衡"的信号输出。 随着阻断电容器的增加、这就不是一个问题了。

[引用用户="Andrea Guitta"]

3) 3)是否可以使用焊珠代替33R 系列？ 从而不会改变偏移。

[/报价]

我从未见过这种尝试、因此我不知道是否会有任何负面影响。 理论上、只要抑制信号的较高频率分量、它就可以工作、通常在大于300MHz 的范围内。

1) 1)在您建议的电路中、缓冲器灌入/拉出的直流电流仅流经10Mohm (R2)电阻器。 实际设计中需要该电阻器还是仅用于仿真？

2) 2)根据您建议的电路、您是否说缓冲器也工作良好 、基本上是0电流从驱动器流出？

3) 3)我不太熟悉 AC thenin 端接、在+3.3和 GND 上都使用 CAPS。 您似乎只是关心交流端接、而忽略直流效应。 在这种情况下、将 RC 置于顶部的原因是什么？ 仅将 RC 端接至 GND 是否足够？ 例如：60欧姆+ 100pF 至 GND

4) 4)通过使用上述60欧姆等效 交流端接、为什么还需要在驱动器附近使用33系列？

 5) 5)当然、只能使用33欧姆串联电阻(末端没有 VENIN)？

非常感谢合作

Andrea

您好、Andrea、

[引用用户="Andrea Guitta"]

1) 1)在您建议的电路中、缓冲器灌入/拉出的直流电流仅流经10Mohm (R2)电阻器。 实际设计中需要该电阻器还是仅用于仿真？

[/报价]

10 Mohm 电阻器+并联5pF 电容器仅用于表示典型 CMOS 输入。 我在我的大多数 sims 中使用它。

[引用用户="Andrea Guitta"]

2) 2)根据您建议的电路、您是否说缓冲器也工作良好 、基本上是0电流从驱动器流出？

[/报价]

是的、该器件将信号保持在任一电源轨上、而输出端不会有有效电流消耗。

[引用用户="Andrea Guitta"]

3) 3)我不太熟悉 AC thenin 端接、在+3.3和 GND 上都使用 CAPS。 您似乎只是关心交流端接、而忽略直流效应。 在这种情况下、将 RC 置于顶部的原因是什么？ 仅将 RC 端接至 GND 是否足够？ 例如：60欧姆+ 100pF 至 GND

[/报价]

是的、这可能是更好的选择。 我只是提供选项。

[引用用户="Andrea Guitta"]

4) 4)通过使用上述60欧姆等效 交流端接、为什么还需要在驱动器附近使用33系列？

[/报价]

为了在没有反射的情况下实现正确的信号传输、您需要匹配的源、传输线路和60负载。 增加的输出电阻旨在帮助将源与 t 线路和负载匹配。

[引用用户="Andrea Guitta"]

 5) 5)当然、只能使用33欧姆串联电阻(末端没有 VENIN)？

[/报价]

是的、这是一种常见的方法(如链接所示、我提供了一些回帖)。 但是、它并不总是有效的、因此添加的滤波功能会有所帮助。

您好、Emrys、非常感谢您的支持和详细回答。

那么、SN74VMEH22501为何在标准'245缓冲器方面具有特殊意义？

您好、Andrea、

感谢您发布结果！  我很高兴看到您能够解决该问题。

您好、Andrea、

是的、根据我的经验、在绝大多数系统中仅使用串联电阻就足够了。 如果其他选项不能满足您的需求、则实际上也有其他选项。

增加的上拉/下拉终端似乎导致了您的大部分问题。

很好奇-您是否尝试将33欧姆串联电阻器降至0以了解没有它会怎么样？  我猜振铃会更糟、但可能不会太坏、因为器件已经有内部电阻器。

您好、Emrys

很抱歉耽误你的时间。 无论如何、将串联 R 减少至0会导致一些振铃、事件电压低至-1V、这对器件不太好... 即使通信工作正常也是如此

因此、我们决定保留33R、这肯定可以解决问题、并且波形非常好。

我再次写信给您、提出另一个问题。

目前、我们的背板根本没有终端、仅使用33R 系列、CPU 板和所有 I/O 板上都有机器人(总共12个)

我在背板上的数据信号上有一个探针

当然、在插入零板的情况下、信号为零伏。

现在、我只插入1个 I/O 板(未插入主 CPU 板)。 默认情况下、缓冲区在接收中置位。 因此、总线上只有接收器。

在这种情况下、信号具有较小的偏移(大约100mV)

只要我再插入一个 I/O 板、偏移就会增加。

在背板完全组装(12个 I/O 板)且没有 CPU 板的情况下、偏移约为1.2V

您能弄清楚为什么会发生这种情况吗？ 理论上、所有缓冲器都在接收中被打开、因此它们不应偏置总线。

提前感谢

Andrea

尊敬的 Andrea：

任何 CMOS 器件的泄漏电流始终很小、通常以纳安为单位。 听起来好像有一个大电阻将电流转换成电压--可能只是系统中的寄生电压。

如果总线上的所有器件都是接收器、那么总线需要以某种方式保持在有效电平-您是否仅使用器件的总线保持输入(3AX)？