• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 542 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AXC4T245：连接到每个信号引脚的内部下拉电阻器的电阻值是多少？

admin
Guru**** 2384970 points
Other Parts Discussed in Thread: SN74AXC4T245, SN74AVC4T245
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/967116/sn74axc4t245-what-is-the-resister-values-of-internal-pulldown-resister-connected-to-each-signal-pin

器件型号：SN74AXC4T245
主题中讨论的其他器件： SN74AVC4T245

 大家好、

 我的一位客户正在考虑将 SN74AXC4T245用于他们的新产品。

 他们有以下问题。 请给我回复。

 Q1、以下 URL 表示、对于 SN74AXC4T245、 每个信号引脚都连接了非常弱的下拉电阻器。

        https://e2e.ti.com/support/logic/f/151/t/788628

       连接到每个信号引脚的内部下拉电阻器的电阻值是多少？

       客户 将连接非常小的外部上拉电阻器、因为某些连接到输出引脚的电路输入需要保持高电平。

       因此、如果内部电阻器值很小、则外部上拉电阻器值需要很小才能保持高电平。

 问题2. 内部下拉电阻器是否 随时连接到 GND？

       或者、当 VCCA 或 VCCB 仅断电时、每个引脚是否通过内部下拉电阻器连接到 GND？

 问题3. 什么是"VCC 隔离"功能？

      器件数据表显示、如果任何一个 VCC 输入低于100mV、则所有 I/O 输出均禁用并处于高阻抗状态。

      我认为该函数也是对 SN74AVC4T245实现的。

     请问有什么不同之处？ 它是内部下拉电阻器吗？

 非常感谢您的答复。

 此致、

 Kazuya。

  • 0
    TI__Guru**** 2384970 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    1.这一点在任何地方都没有记录。 kΩ 值似乎约为100 μ s。

    2.它们似乎始终处于活动状态。

    3."高阻抗"意味着输出驱动器被禁用(就像 OE 为高电平一样)。 输入缓冲器上的下拉电阻器是一个单独的特性。

  • 0
    TI__Guru**** 2384970 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Kazuya-San、

    如果他们希望输出状态默认为高电平、建议使用值小于15k Ω(10k Ω 是一个很好的值)的外部上拉电阻器

    2.上电和断电期间下拉电阻器处于活动状态，当线路处于低电平时出现，但当输出处于高电平时将其禁用，这样不会导致过多的泄漏。

    3.功能与 SN74AVC4T245相同，因为一旦其中一个电源<100mV，I/O 将不再主动驱动高电平或低电平线路。

    最棒的
    Michael

  • 0
    TI__Guru**** 2384970 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

     您好、Michael、

     非常感谢您的回复。

     下面我可以向您提出几个问题吗？

     问题1.  我认为 当 VCCA=3.3V、VCCB=0V 时、所有输出缓冲器被禁用、并且所有引脚被下拉至 GND。

          我的理解是否正确？

     问题2. 如果 Q1正确、以下内容是否正确？

          我认为、控制器会拉取 A 侧的输入引脚、因此非常小的输入电流会从控制器流入 GND

          高达高电平(3.3V) 且所有引脚均下拉至 GND。

     问题3. 如果 Q2被校正、输入电流是多少？ 它是否与最大值"Ioff"相同？

     再次感谢、致以诚挚的问候、

     Kazuya。

      

  • 0
    TI__Guru**** 2384970 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Kazuya、

    问题1. 您的理解在这里是正确的。 不过、控制输入需要外部下拉电阻器来防止其悬空。

    问题2. 否、如果 I/O 上施加3.3V 电压、则应移除该路径

    问题2. 是的、此时的最大电流应为 Ioff (max)。

  • 0
    TI__Guru**** 2384970 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

     迪伦、您好！

     我可以 确认以下几点吗？

                  当每个引脚被驱动至低电平并且两个 VCC 都被加电时、所有数据引脚的内部下拉电路被激活

                  (示例：VCCA = 3.3V、VCCB = 1.8V)且器件处于 部分断电模式(VCCA = 3.3V、VCCB = 0V)

     是这样吗？

     谢谢、此致、

     Kazuya。

     

  • 0
    TI__Guru**** 2384970 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Kazuya、

    是的、正确答案是、当器件处于 Ioff (其中一个电源为0V)且数据引脚为低电平时、下拉电阻器处于活动状态。 当器件被启用或数据引脚上有一个高电平时、它们将不会被激活。