This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/954498/sn74lvc1g04-v-esd-spec-of-hbm-and-cdm
大家好、
在第7.2节中、为什么 我们没有 HBM 和 CDM 的 V (ESD)负电压规格？
此致、
罗伊
您好、Roy、
SN74LVC1G04使用与 TI 中几乎所有其他 CMOS 逻辑器件相同的 ESD 保护类型。 提供的值是 ESD 冲击的幅度、不表示极性。
这与数据表格式标准的更改有关、不会影响器件的性能。 幸运的是、新标准包含"±"符号、以避免混淆。
