https://e2e.ti.com/support/logic-group/logic/f/logic-forum/950530/sn74ahc1g125-negative-glitch
器件型号：SN74AHC1G125您好！
复位脉冲将导致输入在脉冲输入结束时短暂变为低电平。
该器件具有何种保护电路。 通常、输入端的两个二极管会保护器件。
问题是需要多少能量来销毁这些直径。
复位脉冲的持续时间为3.3V 和100us。
谢谢你
Siva
您好、Siva、
我只能看到您在发布后看到的内容。 如果您将图像复制/粘贴到显示的编辑框中、但单击"发布"按钮后将无法正确链接。
尊敬的 Emrys：
我已经使用了插入文件方法、希望您能得到它。
此致
Siva
您好、Siva、
感谢您提供原理图。
我假设 C9的开路端的信号是3.3V 方波。
串联电容器将在每个下降沿产生较大的负电压尖峰、进而导致大量电流流经保护二极管。 我通过一个快速仿真来展示这一点。
第一个电路没有保护二极管、仅显示电路"想要"达到的电压。 在本例中、它达到大约-3.3V、这正是我们对3.3V 输入信号的预期。
第二个电路就是您所展示的、没有限流电阻器。 从 Id2中可以看出，电流超出了数据表的最大额定值20mA，裕度相当大-- 仿真实际上很难做到这一点，因为它在这里尝试驱动无限电流，很显然这是无法做到的。
第三个电路在输入端有一个限流电阻(220欧姆)，这将二极管电流降低到一个安全的水平(13mA)，并产生与第二个电路几乎相同的波形--减去大电流。
此电路中还有一个附加的隐藏问题-您已创建一个到标准 CMOS 器件的缓慢输入。 这将导致额外的功耗、器件寿命的缩短、并且可能会在输出端振荡。 这里有更多信息： [常见问题解答]慢速或浮点输入如何影响 CMOS 器件？
相反，我建议使用 SN74LVC1G123等上升沿检测单稳电路，这样可以避免与此电路相关的所有问题。
