• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 349 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74HC164：可能导致输出信号异常的原因

admin
Guru**** 2507255 points
Other Parts Discussed in Thread: SN74HC164

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/940362/sn74hc164-what-may-cause-output-signal-abnormal

器件型号：SN74HC164

大家好、

在这里了解您很高兴。 我的客户使用 SN74HC164来驱动 LED、原理图如下所示。 当我的客户向 LED_D0引脚输入10101010时、他们发现有时 QH 在 CLK 的第8个上升沿处于低电平(三个器件发现了此类问题)。 您能否帮助与我分享可能导致此类问题的原因？ 谢谢。

BR、

查尔斯·林

CLK/D0/QH 的右侧波形

CLK/D0/QH 的错误波形

  • 0
    TI__Guru**** 2507255 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我想这些器件会由于 ESD 或其他过压而损坏。

  • 0
    TI__Guru**** 2507255 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嘿、Charles、

    从示波器快照中很难看到它、但您能详细介绍一下时钟输入的上升时间吗？ 违反 CLK 引脚上的输入转换要求可能会导致输出端的数据错误。

  • 0
    TI__Guru**** 2507255 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！Dylan、

    感谢您在此处的回复。 我已经检查了波形的上升/下降时间、3uS/16us。 您能否帮助检查这是否满足此器件的要求？

    BTW、CLK 上升/下降时间是否应满足以下值？ 谢谢。  

    BR、

    查尔斯·林

  • 0
    TI__Guru**** 2507255 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Charles、

    是的、数据表中列出的"输入转换上升和下降时间"确实指示了器件所需的输入转换上升和下降时间。

    3us 和16us 比列出的最大 值500ns 在4.5V 时更大、因此它们超出规格范围、可能是您遇到问题的原因。