This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/906410/sn74lvc244a-q1-slew-limitation-on-enable-pin
大家好、
SN74LVC244A-Q1的使能引脚是否存在压摆率限制？ 我想验证、如果快速信号切换使能引脚、ESD 单元不会被激活或类似的任何情况。
谢谢！
进行了比较
这不是该器件或任何其他 CMOS 输入的特性。
快速压摆率确实会导致振铃、但这是否发生取决于布线长度、是否存在寄生电容和电感以及布线的端接方式。 如果布线长度超过4英寸、则可能需要仿真或测量电路板。 (有关如何终止长迹线的信息、请参阅 《LVC 设计者指南》的第1-27页。)
大家好、Clemens、
感谢您的回答！ 我还想问 VCC 引脚是否有任何压摆率限制？
谢谢、
您是否要求最小或最大限制？ 去耦电容器将防止您超过任何合理的上限、并且没有下限(尽管在 VCC 高于0V 和低于1.5V 时不保证器件正常工作)。
我要求提供最大限制。 VCC 引脚上的电压在<1ms 内从0V 至3.3V。 这是可以接受的吗？
正如我说过的、压摆率没有最低限制。
