[参考译文] SN74LVC1G175：上升沿的详细规格

admin

Guru**** 2513185 points

Other Parts Discussed in Thread: SN74LVC1G175, TLV7031

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：SN74LVC1G175
主题中讨论的其他器件： TLV7031

您好！

我的客户希望了解 SN74LVC1G175上升沿的详细规格。我们在数据表中找不到规格。您能就此提出一些建议吗？

如何使用 IC 的详细规格来判断 CLK 引脚的上升电压？阈值 V？上升时间(最小值和最大值)？

2.客户想要检测其系统应用的上升沿。在5V 电源系统中、他们希望使用一个脉冲、在 CLK 引脚上具有3.2V 高电平的100ms 缓慢上升时间、它能使 Q 翻转至高电平吗？

如果没有、您是否有任何建议来检测 CLK 引脚的上升沿？

0 admin 5 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

CMOS 输入具有电压阈值、但它可以位于 VIL 和 VIH 之间的任意位置、因此3.2V 过低。此外、100ms 的上升时间太慢；请参阅 [常见问题解答]慢速或浮点输入如何影响 CMOS 器件？

如果有3.3V 电源并且无需严格控制3.2V 信号的阈值、则可以在 CLK 输入之前添加一个施密特触发缓冲器。否则、您将使用比较器(例如 TLV7031)。

0 admin 5 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 JW：

克莱明是正确的。遗憾的是、对于该器件、时钟信号上升得太慢、并且上升到的水平不够高、这可能会导致器件运行产生不必要的结果。具体解决您的问题：

数据表的第6.6和6.7节提供了有关 CLK 信号时序的详细信息、第6.3节(V_IH)提供了阈值 V 的规格

2.否，该时钟信号将不足以切换 Q 输出。

3.参见克莱明的答复。

逻辑（参考译文帖）(Read Only)