https://e2e.ti.com/support/logic-group/logic/f/logic-forum/921084/sn74lv4046a-sn74lv4046a
器件型号：SN74LV4046A你(们)好
现在、我将其仅用作相位比较器(意味着我不使用其 VCO)。在我的批准中、在 cixo 时钟上还有另一个 VCXO。然后、当我将相同的 VCXO 时钟放入每个 SIGin 和 Comp_in 时、PCout 将如何工作？
换句话说、在我的批准中、由该 IC 控制的 VCXO 和使参考时钟处于相同状态。
非常感谢。
您好！
此器件具有三个独立的相位比较器(PC1、PC2、PC3)。 数据表的第11页对每种情况进行了说明、复制如下：
该器件旨在与 CD74HC4046A 非常匹配、后者具有相当详细的内部工作方框图。 复制位置：
当信号应用于 SIG_IN 并将时钟应用于 COMP_IN 时、所有三相比较器同时处于活动状态。 通常、只需要一个的输出。
如果输入信号都是占空比为50%的方波、我建议使用 PC1、因为它最可靠、最简单。 SIG_IN 和 COMP_IN 将进行频率匹配、但根据设计、相位差为90度。
如果输入信号的占空比不是50%、则必须使用另外两个 PCS 中的一个。
PC2将匹配信号的相位和频率。 PC2使用基于内部计数器的三态输出方法。 SIG_IN 上的较高频率将导致输出被驱动为"高"、而 COMP_IN 上的较高频率将导致输出被驱动为低电平。 在这些状态之间、输出将处于高阻抗状态。
PC3的工作原理与 PC2类似、但它使用两态输出、仅在"高"和"低"输出之间。 这是一个更可靠的系统、但也会消耗更多的功率。
你好
感谢你的答复。
我 已经构建了这个电路。
当我使用'LRCK'信号 进入 COMP_IN 时、它的工作效果不好。
我向您发送信号图像。
BR、
Taku Kato
