[参考译文] CD4060B：4060时序

您好、Rod、欢迎参加论坛！

您的问题的答案在于您使用的术语的定义。 数据表中的任何"延迟"或"脉宽"都将定义其含义... 例如、传播延迟的测量范围为输入边沿的50%到输出边沿的50%。

您对"总重置时间"的定义是什么？  从我的角度来看、复位 CD4060B 所需的总时间是最小复位脉冲宽度 t_w 这是我需要对脉冲(至少)进行编程以复位器件的时间。

或者、您是否想知道输出从复位脉冲开始更改状态所需的时间？ 这将是复位操作的传播延迟时间。

如果您在逻辑产品说明书中发现任何令人困惑的术语： 了解和解释标准逻辑产品说明书、您可以使用一个很好的应用手册作为参考

感谢您的回答。 将2003年10月 TI 数据表中 CD4060B 的规格改为(当 V-d = 10V 时)：

• 输入高电压：最小7V
• 复位脉冲宽度：  典型值30nsec (但在建议运行条件下、这也被显示为最小值60nsec)
• 复位传播延迟：  典型值80nsec
• 输出转换(HL 或 LH)时间：典型值50nsec

我的理解/问题是复位引脚在电压为7伏之前不执行任何操作。 然后、如果7伏持续30 nsec、则复位输入将执行它的操作、包括向其他寄存器发送指令。 以下(？？？) 30nsec 的"设置时间"、复位信号在80nsec 后到达其他寄存器。 当到达 HI 输出引脚时、该输出需要50nsec 才能变为 LO。 这是完整的复位操作。

我的问题是30nsec 复位脉冲宽度时间是否与80nsec 传播时间同步、还是按顺序连续？ 如果是连续的、如果复位输入在40nsec 后变为低电平、那么复位操作是否继续？ (我的电路不会这样做、但我很好奇。)

再次感谢。

嘿、Rod、

感谢您的澄清。 我将尝试逐行帮助您。

*输入高电压：最小7V

最小输入高电压不会指示复位脉冲何时激活-它会告诉您器件工作所需的高电压必须处于最低水平。  实际触发点更接近 V_DD/2 (10V 电源时为5V)。

*复位脉冲宽度：  典型值30nsec (但在建议运行条件下、这也显示为最小值60nsec)

顾名思义、我们建议使用60ns 的最小脉冲宽度来复位器件。 器件正确"查看"复位脉冲所需的实际典型脉冲长度为30ns。 强烈建议使用"建议运行条件"表中列出的值来运行器件、以防止出现任何问题。

*复位传播延迟：  典型值80nsec

这是从您将复位线路拉高到所有输出都已复位所需的时间----即50%的上升复位边沿到50%的下降输出边沿。

*输出转换(HL 或 LH)时间：典型值50nsec

这是在给定的负载条件下、输出从10%切换到90%(或从90%切换到10%)所需的时间。

* 我的理解/问题是复位引脚在电压为7伏之前不执行任何操作。 然后、如果7伏持续30 nsec、则复位输入将执行它的操作、包括向其他寄存器发送指令。 以下(？？？) 30nsec 的"设置时间"、复位信号在80nsec 后到达其他寄存器。 当到达 HI 输出引脚时、该输出需要50nsec 才能变为 LO。 这是完整的复位操作。

复位引脚是异步逻辑、这意味着当输入在器件内部(在阈值电压下、即 V_DD/2)切换时、它将立即启动变化的内部逻辑门的级联、以复位所有通道。 为了使这个逻辑信号完全传播、器件必须保持在复位状态足够长的时间、以便所有寄存器在内部接收复位信号。 这通常需要30ns、我们建议您确定保持60ns。 大多数用户都将其保存更长时间、因为在大多数系统中、实际上不需要尽快执行此操作。

如上所述、从复位脉冲开始到输出变化所需的时间是 复位传播延迟。 即、从输入交叉50%时、输出达到50%*V_DD 所需的时间为~80ns。

*我的问题是30nsec 复位脉冲宽度时间是否与80nsec 传播时间同步、还是按顺序连续？ 如果是连续的、如果复位输入在40nsec 后变为低电平、那么复位操作是否继续？ (我的电路不会这样做、但我很好奇。)

我希望我已经足够清楚地介绍了这一点、但为了尽可能清楚、传播延迟与复位脉冲宽度测量完全同时开始-复位脉冲上升沿的50%。

由于该数据表不包含时序波形、我认为在此处发布这些波形也很有帮助：

此图显示了如何测量从50%输入到50%输出的传播延迟。

此图显示了如何测量脉宽、从输入第一个边沿的50%到输入第二个边沿的50%。

此图显示了如何测量从10%到90%的边沿(或从90%到10%)的转换时间。