This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/772679/lsf0108-leakage-2-4v-in-vref_a-when-enable-is-high
大家好、
客户使用了 LSF0108、发现当 VREF_A 未通电时、当 ENABLE 为高电平时、VREF_A 中有2.4V 电压。
如果拉至低电平使能、VREF_A 将为0V。
您能否告诉我 VREF_A 为何存在泄漏？
谢谢。
此致、
艾伦
您好、Maier、
感谢观看本视频、我已经观看过该视频、您能帮助检查我的理解是否正确？
如果 VREF_A 悬空(V_INT = 1.8V 未通电)、则 VREF_A 中的泄漏 电流正常、因为当 EN 为高电平时(内部 FET 的栅极引脚)、内部 FET 导通、电流将从 VREF_B 流经 FET 流向 VREF_A
2.如果 EN 被拉至低电平，内部 FET 将被拉至低电平，因此 VREF_A 中没有泄漏
3、即使客户修改了 ENABLE 和 VREF_B 连接、如果 EN 为高电平、VREF_A 仍会泄漏、对吧？
您还能帮助回答以下问题吗？
1、如果设计 LSF0108时与客户当前原理图类似、会发生什么情况？ VREF_B 中没有上拉电阻器、因此内部 FET 将获得更高的热应力？
(由于没有外部限流电阻器)
谢谢！
非常感谢。
关于 VREF_A 中的2.4V 泄漏、我的理解应该是正确的？
