• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 283 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AUP2G17：输入下拉电阻器

admin
Guru**** 2513035 points
Other Parts Discussed in Thread: SN74AUP2G17

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/767168/sn74aup2g17-input-pull-down-resistor

器件型号：SN74AUP2G17

您好！

我在数字电路的输入端使用 SN74AUP2G17。 我想知道下拉电阻器所需的值是多少、这样输出就不会浮动？

谢谢你。  

  • 0
    TI__Guru**** 2513035 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ahmed、

    我不确定你的意思-- SN74AUP2G17的输出是一个推挽驱动器，这意味着它永远不会悬空。

    如果您谈论的是输入、那么在大多数情况下、10kohm 电阻器可以正常工作。

    如果您想了解如何正确调整上拉电阻器的大小、我们在这里提供了有关该主题的常见问题解答：

    请告诉我是否可以提供进一步的帮助。  

  • 0
    TI__Guru**** 2513035 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    "许多逻辑系统都需要上拉和下拉电阻器、以便在未使用连接到 CMOS 输入的导线时提供有效的逻辑状态。"

    是的、这是我的确切情况、因为缓冲器位于输入端。 我之所以提出这一问题、是因为根据我的了解、如果输入未明确定义(低电平或高电平)、通常数字电路可能会产生意外输出。 对于我的应用、我假设我需要下拉输入。

    底线是、我希望输入在未连接输入线时为低电平。 因此、输出也将处于低电平状态。 另一方面、当输入线的值较高时、输出应该为高电平。
  • 0
    TI__Guru**** 2513035 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Ahmed、
    因此、SN74AUP2G17连接到另一个器件的 CMOS 输入-我理解这一点。

    正确的是、CMOS 输入需要明确定义(即低电平或高电平)。

    我感到困惑的原因是你在没有上下文的情况下使用了术语“输入”--你所描述的系统有2个输入和1个输出，一个输入和输出在 SN74AUP2G17上，一个输入和输出在“数字电路”上。 (从技术上讲、2G17具有2个输入和2个输出、我现在只考虑使用1个通道)。

    我建议将一个10千欧的电阻器直接从要断开的输入连接到 GND、而不管输入连接哪个 IC。 这将允许由相对较弱的驱动器控制输入、并在断开时将输入保持在0V。
  • 0
    TI__Guru**** 2513035 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    是的、确切地说、我正在使用其中一个 SN74AUP2G17输入、而另一个未使用。 我将一个10k 电阻器接地、并将这个问题标记为已解决。

    谢谢你。