This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74HC165:QH 输出电压异常

Guru**** 2419890 points
Other Parts Discussed in Thread: SN74HC165

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/772393/sn74hc165-qh-ouput-voltage-abnormal

器件型号:SN74HC165

你(们)好

SN74HC165PWT 的 QH 引脚将从高电平跳到低电平(通常为高电平)。       

当 SN74HC165并行端口的输入正常工作时、它是10K 电阻上拉电阻(CheckD1~D10)。            

在检测过程中、通过热插拔和接地这些并行端口是否存在损坏芯片的风险?            

或者有其他可能的原因导致 QH 电压异常。

默认情况下、当 CheckD1-CheckD10的所有引脚被上拉时(没有引脚被拉至 DGND)、SHI_QH2的输出应该一直输出高电平;

当机器异常(U2异常)的输出时、SHI_QH2为低电平;下图是 FPGA 端子捕获的波形。

此致、  

Jerry

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Jerry、
    是的、通过热插拔和接地器件的并行端口有可能损坏芯片。 输出不应设置为输出、同时也应短接至接地-这可能会产生过多电流并损坏器件。

    热插拔应用通常也具有较高的 ESD 损坏可能性-如果器件暴露在人机交互环境中(例如通过端口)、则应添加系统级 ESD 保护。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Emrys:

    是否为这些引脚推荐了任何保护解决方案?
    非常感谢。

    此致、
    Jerry
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    保护它们的方法是在它们处于活动状态时不将它们短接地、并在任何外部连接器上提供系统级 ESD 保护。

    如果无法防止接地短路、可使用串联电阻器限制电流(欧姆定律:V=I*R)