https://e2e.ti.com/support/logic-group/logic/f/logic-forum/759770/cd4013b-cb4013b
器件型号：CD4013B我使用 CD4013B D-FF 进行锁存。
这里、时钟固定为 Vcc、D 输入也固定。
1：当置位和复位均为低电平时、需要知道 Q 的有效状态(数据和时钟无关)。数据表中未提及此状态。
2：您是否有任何具有相同功能表但具有更高输出驱动电流且符合 AEC 标准的 CD4013 D 触发器替代产品？
这里只有360Ua。 需要大约10mA 的额定电流。
3：还需要其结温(未在数据表中提及)
4：请为我提供 CD4013B D-FF 的 PSpice 模型。
根据模拟，它显示0.5*Vcc 或一半的 Vcc。
5：如果可能、请向我提供相同的应用手册。
此致、
Siddharth Sangam
您好 Siddharth、
我将单独回答每个问题、以清楚地了解：
(1)你说时钟是“无关”(X)——但这不是真的，因为时钟上升沿会导致 Q 的变化——我认为你是“当时钟未被置位时”。 当 SET 和 RESET 引脚取消置位(在本例中为低电平输入)且时钟未置位(在本例中为上升沿)时、触发器(任何触发器)的输出将为之前的状态(称为 Q0)。 我猜您真正想知道的是施加电源时触发器输出的初始状态。 这是一个更难回答的问题，因为根据定义，没有人知道。 锁存电路在上电时固有不稳定、并将锁存至两种状态之一(高电平或低电平)。
这里有一个有关此主题的常见问题解答：
Google 也有一些关于该主题的有趣的阅读。
(2)不幸的是、CD4000系列逻辑器件在其电压范围内是唯一的。 我们没有任何其他支持18V 电压的逻辑器件。 您需要添加外部驱动器以提高驱动强度。
(3)
(4)不幸的是、CD4013B 没有模型。 我们目前正在为旧器件(如本器件)开发行为 PSpice 模型、但可能需要另外一年才能使用该器件。
(5)实际上没有关于如何使用 D 触发器的应用报告。 除了上述问题之外、您还有其他问题吗？ 如果我知道您要做什么、我可以尝试提供帮助。 也许您可以稍微解释一下您的应用？
