This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1168944/sn74avc4t245-how-to-handle-the-input-pin-after-the-oe-pin-is-pulled-high
您好，
？在 OE 引脚被拉高后如何处理输入引脚(__LW_AT__禁用）？输入引脚是需要上拉还是下拉
谢谢！
引脚是高电平还是低电平无关紧要。 但它需要具有有效电压；请参阅 [常见问题解答]慢速或浮点输入如何影响 CMOS 器件？
如果我使用 OE 引脚关闭特定通道、那么特定通道输入引脚是否可以挂起？
如果我使用 OE 引脚关闭通道、通道输入引脚是否可以挂起
/OE 引脚仅禁用输出。 输入缓冲器保持有效并需要有效电压。
