This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/795933/lm567c-why-the-time-delay-of-output-is-over-300us
您好！
我正在 应用中将 LM567C 用作音频解码器。 下面是原理图、中心频率设置为100KHz、带宽为14%。输入为正弦信号(700mV 100KHz )。
输出的时间延迟大部分时间约为20us-100us、但 有时超过300us。 请告诉我原因。
我不太熟悉此器件、我将在这里尝试提供帮助。 请参阅数据表中的图9：顶部曲线表示、对于14%的带宽、输出前可能有~30个周期。 一个100kHz 时钟的30个周期为300us。 如果我们遵循底部曲线(受外部电阻器限制)、则得到~10个周期、即100us。 此致、 通道
