This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LV595A:SRCLK 上升规格问题之前的 SER

Guru**** 2386610 points
Other Parts Discussed in Thread: SN74LV595A
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/793786/sn74lv595a-ser-before-srclk-rising-spec-issue

器件型号:SN74LV595A

大家好、

我们将使用3个 SN74LV595A、如下面的原理图(最后一张图片)所示、并将这三个 QH'串联到下一级 SER。

您可以在下图中看到、第一个和第三个部分对于 作为第二个图片波形的 SRCLK 上升规格之前的 SER 而言不是问题。 而第二部分 将在 SRCLK 上升规格问题之前具有 SER、因为它的半时钟周期更早、波形如第三幅图所示。

 您对 SN74LV595A 系列或任何解决方案有什么了解吗?

或者只需关注第一级时序规格、而不关注第二部分时间?

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    嘿、Zoe、

    迪伦已收到我们团队的通知、他将在今天之前作出回应。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Zoe、

    感谢您提供详细的波形捕获。 能不能帮助我更好地澄清这里的问题。 我很难遵循您提出的问题。 我想您正在询问器件的设置和保持时间、这是正确的吗?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Zoe、
    我们一段时间没有收到您的消息。 如果您仍然需要帮助,请在此处发帖,或者如果您找到了解决方案,如果您发布了解决方案,它将对其他人有所帮助。

    我现在要关闭此主题并将其标记为"已解决"。