• 状态 Resolved
  • 已锁定 已锁定
  • 回复 10 回复
  • 订户 0 订户
  • 视图 420 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXS02612：布局设计指南

admin
Guru**** 2811715 points

Other Parts Discussed in Thread: TXS02612

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/791296/txs02612-layout-design-guide

器件型号：TXS02612

您好、Sirs、

很抱歉打扰你。

 TXS02612RTWR 是否 已发布布局指南？  

如果是、您可以帮助提供它吗？

因为我们 要确认是否有任何建议 的 SDIO 布线长度应小于多少 mil？？

谢谢！！

  • 0
    TI__Guru**** 2811715 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、舒成
    在决定布线长度时、除了协议名称外、还有许多因素。 TXS 侧的主要问题是确保线路的总寄生电容小于70pF、包括布线上的所有输入连接。

    要确定这一点、您需要知道电路板的层叠(层厚、介电常数、接地层？) 以及布线的几何形状。
  • 0
    TI__Guru**** 2811715 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Sirs、

    感谢您的回复、

    我是否知道有 IBIS 模型可以共享？

    由于我当前正在使用 SD 卡、因此我需要绕过 TXS02612进行读取

  • 0
    TI__Guru**** 2811715 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、舒成
    您能否提供显示不稳定性的 TXS 输入/输出的示波器截图？

    由于在每个引脚上都包含一次性驱动器、TXS 特别难以进行仿真。 从现有系统进行故障排除比尝试在模拟中重现故障要好。
  • 0
    TI__Guru**** 2811715 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Sirs、
    那么、IBIS 模型无法共享吗？ 对吧？
  • 0
    TI__Guru**** 2811715 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    不、我恐怕 TXS 没有可用的 IBIS 模型。
  • 0
    TI__Guru**** 2811715 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Sirs、

    请参阅我们的 IO 波形、如下所示

    有什么建议吗？

  • 0
    TI__Guru**** 2811715 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Sirs、

    原理图如下所示

    e2e.ti.com/.../txs02612.pdf

    下面是网的长度

    SDIO_CK：7588mil
    SDIO_CMD：7567 mil
    SDIO_D0：7585mil
    SDIO_D1：7594 mil
    SDIO_D2：7559mil
    SDIO_D3：7589mil

    SD_CK：1051mil
    SD_CMD：1066 mil
    SD_D0：1108密耳
    SD_D1：1051mil
    SD_D2：1089mil
    SD_D3：1055mil

    M2_CK：1040 mil
    M2_CMD：1086mil
    M2_D0：1013mil
    M2_D1：1018mil
    M2_D2：1017mil
    M2_D3：1048mil

  • 0
    TI__Guru**** 2811715 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、舒成
    看起来输入时钟质量很差、但 TXS 器件仍在输出电压和频率正确的时钟。 OUT-cmd 信号似乎具有最差的失真--初始上升沿低于最终值。 这是主要关注领域吗？

    对于迹线长度--如果没有电路板层叠和我之前提到的其他细节，这些并不能真正告诉我很多。 ~8英寸的布线肯定会导致反射和传输线路效应、但在该长度下、它们可能很小。 我更关心电路板的介电常数以及信号层和接地层之间的厚度、这将让您计算总线电容。

    我可以让我们的翻译专家在下周回到城市时查看这一点。 他可能比我更有见解。
  • 0
    TI__Guru**** 2811715 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Sirs、
    感谢您的回复、如果将来有任何更新、请告知我们。
    谢谢！！
  • 0
    TI__Guru**** 2811715 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、舒成

    正如 Emrys 所建议的、TXS 正在将传入信号转换为输出侧。
    如果传入信号的质量已经很差、TXS 在输出端可能没有太大帮助。
    IN clk 不是50%占空比、不符合上升时间/转换时间规格、并且也不是低侧的接地电平。
    输出信号实际上比输入信号质量好得多。

    您还可以参阅以下有关输出转换率和输出负载影响的常见问题解答：
    e2e.ti.com/.../722261