请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:SN74LVC1G74 主题中讨论的其他器件: TPS3422
你(们)好
我在附加了电路图像的锁存复位信号解决方案中使用 TPS3422+SN74LVC1G74。 当我的器件上电时、首先会变为高电平、然后在经过一些延迟(通过 RC 电路)后、由于 TPS3422 O/p RST 引脚上的上拉、CLR 变为高电平并且 CLK 已经处于高电平状态。 请告诉我在这种特定条件下 Q 的行为是什么、因为真值表(附加真值表)不显示这种情况。
条件为 CLR='H'、PRE = 'H' CLK= 'H'