This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G74:当 CLR=H、PRE=H 和 CLK =H 时、需要真值表数据??

Guru**** 2384920 points
Other Parts Discussed in Thread: SN74LVC1G74, TPS3422
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/789819/sn74lvc1g74-need-truth-table-data-when-clr-h-pre-h-and-clk-h

器件型号:SN74LVC1G74
主题中讨论的其他器件: TPS3422

你(们)好  

我在附加了电路图像的锁存复位信号解决方案中使用 TPS3422+SN74LVC1G74。 当我的器件上电时、首先会变为高电平、然后在经过一些延迟(通过 RC 电路)后、由于 TPS3422 O/p RST 引脚上的上拉、CLR 变为高电平并且 CLK 已经处于高电平状态。 请告诉我在这种特定条件下 Q 的行为是什么、因为真值表(附加真值表)不显示这种情况。

条件为 CLR='H'、PRE = 'H' CLK= 'H'

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Sagar、
    该器件的时钟是边沿触发的-也就是说、如果它不是上升沿、它将不会改变任何东西。 这由函数表中的向上箭头表示。

    如果您已清除器件、则 Q = L 且 Q\= H

    如果此操作解决了您的问题、请单击绿色的"此解决了我的问题"按钮。 如果不是、请回复、我将继续提供帮助。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你(们)好

    这意味着在此条件下、CLR='H'、PRE ='H' CLK='H'、Q 将包含先前的状态。 我的理解是否正确?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Sagar、
    是的、这就是边沿触发器的工作方式。