This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74F74:IBIS 模型问题

Guru**** 2503675 points
Other Parts Discussed in Thread: SN74F74

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/806681/sn74f74-ibis-model-issues

器件型号:SN74F74

您好!

 我对 SN74F74的 IBIS 模型有一些问题、我希望 TI 能帮助解决。 我从 TI 网站下载的模型为 sn74f74.IBS。

首先、我在典型情况设置下仿真了输出上升沿。 然后、我在慢速弱设置仿真了输出上升沿。 然后、我比较了这两个波形、发现它们几乎完全相同、这看起来并不正确。 对于典型的情况、我本来希望慢速-弱上升沿比上升沿慢得多、但并不是仿真所示的几乎完全相同的副本。 我在比较典型上升沿和高电流上升沿时也发现了同样的问题。 强快上升沿几乎与典型上升沿完全相同。 速度不会比预期的快-强边缘快。 对于下降沿仿真、也发现典型和快速强度下降沿几乎相同。 同样、快速强劲的下降沿也不会比人们预期的典型下降沿快。  

此外、当我通过 IBIS 检查程序运行文件时、我会收到以下警告消息:

注意-[Ramp] DV (1.910V)不在 I-V 表的5.00%之内 DV (2.039V)计算:型号 f74_OUT:过程:典型值:(上升)
注意-[Ramp] DV (1.570V)不在 I-V 表的5.00%之内 DV (1.671V)计算:模型 f74_OUT:过程:最小值:(上升)
注意-[Ramp] DV (1.510V)不在 I-V 表的5.00%之内 DV (2.555V)计算:型号 f74_OUT:过程:最小值:(下降)

错误:0
注意事项:3.

TI 能解释一下这里的情况并解决这些与该模型相关的问题吗? 否则、我们不确定我们是否可以信任该模型的准确性。

谢谢、

Scott

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Scott、

    供参考、我们的一个团队将对此进行研究。

    Herman
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Scott、

    在查看此模型时、我在 [注释]中看到此模型是从实验室测量中提取的。 这是它的最佳状态。 大多数模型都基于仿真、因为很难获得干净的工作台设置、而不会在 VT 数据中引入接地反弹和噪声影响。 您将在下降数据中看到一点过冲和振铃。 这肯定是基准工件、而不是器件架构造成的。

    由于这是一个基于测量的模型、因此该模型只能使用标称器件。 因此、边角条件仅表示温度和电压变化。

    您肯定会看到电压对输出达到多高的影响。

    温度变化 受到限制、因为 温度范围为0至70°C。 CMOS 将在该温度范围内非常稳定。 它需要在 CMOS 变弱之前超过100C。

    唯一令人担忧的注意事项是 MIN:(下降)。 看起来 EDA 工具只与连接到 VDD 的斜坡进行比较、而不是查看连接到 GND 的斜坡。 斜坡至 GND 的 dV 大约为1.6V。

    希望这种解释有所帮助。

    此致、

    David Larkin

    CAE 建模