[参考译文] SN74AVCH20T245：VFBGA 封装的 SSO 或串扰问题？

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/803281/sn74avch20t245-sso-or-crosstalk-issues-with-vfbga-package

我将 在以下配置中使用 SN74AVCH20T245：

• 来自 B -> A 的数据
• VCCB = 2.5V、VCCA = 1.8V
• 4个电源引脚中每个引脚上的0.1uF、0402去耦电容、PCB 背面 BGA 封装下方
• 16位=单数据速率数据、时钟频率为156.25MHz
• 4位= 156.25MHz 时2个互补时钟信号

时钟始终切换。

在特定的测试模式情况下、数据位在许多时钟周期内是静态的、然后在几个时钟周期内切换。  可以将其想象成具有静态有效载荷的数据包、但每个数据包的标头都在不断变化。

在数据包的静态数据部分、时钟信号看起来正常。  但是、当数据的所有16位开始切换时、P 侧时钟信号(仅限 N 侧)在~3个时钟周期内表现出显著的振幅下降。  如此之多的压降、以至于接收 FPGA (连接到上图中的 HA01P/N 信号)不会注册时钟转换。

我已经阅读了应用手册 szza029b、其中介绍了 VFBGA 封装的同步开关输出和串扰行为、看起来相当不错。  

有关在何处查找此问题的根本原因的任何提示？  谢谢！