请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN74HC595 尊敬的：
我们使用 SN74HC595DR、但我们发现、如果上电且 SRCLR 引 脚被拉低、为什么输出波形具有一个脉冲？ 正常吗？
测量波形如下表所示：
原理图：
如有任何建议、请告知我。
谢谢、
此致、
劳伦斯。
尊敬的：
我们使用 SN74HC595DR、但我们发现、如果上电且 SRCLR 引 脚被拉低、为什么输出波形具有一个脉冲？ 正常吗？
测量波形如下表所示：
原理图：
如有任何建议、请告知我。
谢谢、
此致、
劳伦斯。
您好、Dylan
我们捕获 了两个时钟信号和输出波形，我们发现 如果 使用探测器连接或断开 RCLK 引脚，它可以更改输出波形。
探针连接到 RCLK，输出脉冲波形消失。
探针断开到 RCLK、输出具有一个脉冲波形。
那么、如何遵循数据表9.4 功能表
原理图如下所示。
<由于机密性而删除>
如有任何建议、请告知我。
谢谢、
此致、
劳伦斯。
大家好、Clemens Ladisch
是的！ 我们希望输出 为低电平、但我们发现 RCLK 上电会在输出具有一个脉冲波形的同时生成上升沿。
可以避免吗？
由于此行为会影响下一步设备，将 导致错误操作。
如有任何建议、请告知我。
谢谢、
此致、
劳伦斯。
大家好、Clemens Ladisch
关于 您的答复：为了防止设备输出不需要的值，请将 OE 引脚置为高电平，并在第一个 RCLK 之后将其拉至低电平。
在第一个 RCLK 之后， OE 引脚何时处于低电平？
OE 引脚 从高电平到低电平、 是否有最短时间 或最长时间 限制？
如有、请告知我。
谢谢、
此致、
劳伦斯。
