• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 206 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AVC8T245：禁用 OE 时的 VCCA 电流消耗

admin
Guru**** 2524460 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/797945/sn74avc8t245-vcca-current-consumption-while-oe-is-disabled

器件型号：SN74AVC8T245

您好！

我们遇到了几种通过 VCCA 的电流消耗为1mA 至2mA 的情况。

大约5%的电路板(10万个电路板中)上会出现这种情况。   

芯片已标记：WE245 87K G4 DDJE

其他信息：

  1. 电流是在 VCCA 引脚上测得的。
  2. 已验证 OE 和 DIR 是否已上拉、所有端口 A 引脚均为输入、MCU 侧无上拉。 端口 B 和 VCCB 关闭。
  3. 与良好的芯片相比、保护二极管的值是可以的。
  4. 已尝试设置和复位端口 A 引脚(而不是将它们设置为输入)、电流消耗降至0.6mA。
  5. 已尝试将芯片移至良好的电路板、1mA 问题移至新电路板。
  6. 在故障电路板上组装良好的芯片、解决了故障电路板上的1mA 问题。

我们不确定导致此泄漏的原因、并想知道可以检查其他哪些方面以及我们可以采取哪些措施来纠正此问题。

谢谢、

吉尔

  • 0
    TI__Guru**** 2524460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    OE 引脚仅禁用输出、而不禁用输入、因此如果 VCCA 侧受电、则必须将任何输入驱动至有效电压电平。

    您可以将 A 端口配置为输出(如果没有 VCCB、引脚将具有高阻抗)、或者向任何悬空信号线路添加上拉或下拉电阻器。

  • 0
    TI__Guru**** 2524460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    另请参阅有关转换器上 Vcc 隔离/高阻态模式的常见问题解答。

    e2e.ti.com/.../788639

  • 0
    TI__Guru**** 2524460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    数据表显示"当 OE 设为高电平时、A 和 B 均处于高阻抗状态。" (第15页)。

    尽管将所有输入设置为复位确实可以通过 VCCA 解决电流问题、但我们想知道、在存在如上面的原理图所示的浮动引脚(DIR 固定为高电平)的情况下、是否有任何方法来降低电流(在 VCCA 上具有高电流的单元上)。

    此外、电流消耗良好的装置是否会在以后随着高电流而变得不稳定？ 或者、我们可以假设即使端口 A 上的某些 I/O 处于浮动状态、良好的单元也将保持良好状态。

    谢谢、
    吉尔

  • 0
    TI__Guru**** 2524460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    CMOS 输入始终具有高阻抗。 "Oe"表示"输出使能"；如果它也影响输入、则称为"EN"。

    具有浮动电压的有源输入将具有高电流消耗。 防止这种情况的唯一方法是使其成为输出、或使用上拉/下拉电阻器或总线保持电路防止电压浮动。

    只要您保持在绝对最大额定值内、就不会出现永久性损坏。