[参考译文] TXB0104：当一个端口被拉高而 B 端口被拉低时、TXB0104的行为

那么、该问题的根本原因是什么？

当 A0引脚具有 PU 且没有人驱动 A0引脚时、并且当 B0引脚具有下拉 MCU GPIO (连接到 B0)时、不会读取逻辑0 (使用示波器进行物理探测并观察到0V)。

当 A0引脚的 PU 被移除并且没有人驱动 A0引脚时、连接到 B0 引脚 的 MCU GPIO (对于该引脚、有50K 下拉电阻)开始读取逻辑0 (即使现在使用示波器进行物理探测、观察到0V)。

正如我说过的、TXB 没有方向。 它始终驱动全部四个 B 引脚和全部四个 A 引脚。 您不能使用上拉/下拉电阻器。

如果您有单向信号、则应使用具有适当缓冲器的转换器、如 SN74AXC4T245。

您好！

选择 TXB0104是因为它具有不带方向控制的双向功能、因为我们用于 FPGA GPIO (连接到 A 端口)和 MCU GPIO (连接到 B 端口)之间数据通信的软件协议尚未最终确定、因此我们不知道这些 GPIO 的方向。 因此、我们选择了 TXB0104。 如果我们确定方向流、我们可能已经按照您的建议选择了单向转换器。

我们在几天前收到了 PCB、为了进行测试、我们考虑数据流方向是 A 到 B

尽管 IC 的任一端口不需要/建议使用 PU、但我们特意将它们连接到 A 和 B 端口、因为我们希望 MCU 读取其 GPIO (连接到 B 端口) 与0111相同、即使 FPGA 未在端口 A 上驱动其 GPIO 上的任何东西。是的、我们在数据表中看到了不建议使用上拉电阻的注释、但数据表中也提到、如果您连接 PU、则最小值为50K。 我们的设计需要 PU、因此我们遵循了数据表建议。

现在问题是、A0引脚上有50K PU、B0引脚上有50K 下拉电阻、但 MCU 在 A0引脚上的 PU 基础上没有将该 B0引脚读作逻辑0。 当这个 PU 被移除时、它读取为逻辑0。 这种观察的原因/根本原因是什么？ 基本上、我们想知道端口引脚上是否有 PU、B 端口引脚上是否有 PD、以及数据流是否被视为 A 到 B (甚至是 B 到 A)、问题是什么、IC 将如何工作？  

是的、我们可以控制电路板上的 OE。 我们将其连接到低电平、并且能够在端口上存在 PU 的情况下在 B 端口@ MCU 侧读取逻辑为0111。