This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G32:使用 sn74LVC1G32作为时钟缓冲器

Guru**** 2382480 points
Other Parts Discussed in Thread: SN74LVC1G32
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/839480/sn74lvc1g32-use-sn74lvc1g32-as-a-clock-buffer

器件型号:SN74LVC1G32

大家好、

我的客户正在将60MHz 输出晶振用于 FPGA。 为了提高晶体输出驱动器功能、他们希望 在60MHz 晶体和 FPGA 之间添加一个 sn74LVC1G32、如下图所示。 那么、此设计是否存在任何潜在问题? 您能否帮助解释如何评估 SN74LVC1G32是否能够通过60MHz 方波? 哪个参数是最重要的参数?  是否可以 使用 sn74LVC1G32的带宽等参数进行评估? 谢谢。

此致、

韦恩

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    该器件支持60MHz:

    在60MHz 时、信号边沿的间隔为8.3ns。 3.3V 时、最坏情况下的传播延迟(tpd)为4.5ns。