请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN74AXC8T245 我有一条64位数据总线、输出 时钟 速率为125MHz。 VA 侧为3.3V、VB 侧为1.8V 进入 FPGA。
RGMII 等大多数应用 与同一部件上的数据共享时钟。
对于单个器件、这是可以的、因为内部偏斜大约为104ps。
我需要四个部分用于数据、一个用于时钟。 A 部件间偏移是否足够低、足以实现此目的？
谢谢、
Bill
我有一条64位数据总线、输出 时钟 速率为125MHz。 VA 侧为3.3V、VB 侧为1.8V 进入 FPGA。
RGMII 等大多数应用 与同一部件上的数据共享时钟。
对于单个器件、这是可以的、因为内部偏斜大约为104ps。
我需要四个部分用于数据、一个用于时钟。 A 部件间偏移是否足够低、足以实现此目的？
谢谢、
Bill
