[参考译文] SN74LVC1G17：SN74LVC1G17或 SN74LVC3G17能否用作时钟缓冲器？

admin

Other Parts Discussed in Thread: SN74LVC1G17, SN74LVC3G17

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/784631/sn74lvc1g17-can-sn74lvc1g17-or-sn74lvc3g17-work-as-clock-buffer

器件型号：SN74LVC1G17
主题中讨论的其他器件： SN74LVC3G17

大家好、团队、

我想使用 SN74LVC1G17 或 SN74LVC3G17 作为时钟缓冲器。 SN74LVC1G17 或 SN74LVC3G17通常可以用作时钟缓冲器吗？

如果温度变化不快、我们认为输入-输出传播延迟相同、输出抖动不会出现或很小。您能确认我们的理解吗？

如果器件具有多个门、每个器件的延迟时间是否相同？

正常逻辑缓冲器和扇出时钟缓冲器之间有何区别？

此致、

Kazusa Suzuki

6 年多前

0 admin 6 年多前

TI__Guru**** 2510375 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Suzuki-San、您好！
是的、施密特触发缓冲器可用作时钟缓冲器。

我们只能保证数据表中提供的这些规格。例如、在3.3V 电源下负载为15pF 时、传播延迟仅保证保持在1.5ns 至4.6ns 的值范围内。对于整个温度范围内或不同器件之间(过程变化)的抖动或变化、没有其他保证。多通道逻辑器件内的偏斜通常小于1ns、但该值不受任何数据表规格的保证。

专门设计为扇出时钟缓冲器的器件通常提供有关抖动、偏斜和传播延迟的附加规格。由于需要增加测试和特性说明、这些器件的成本可能也略高。

如果这回答了您的问题、请单击绿色的"这解决了我的问题"按钮、如果没有、请作出回应、我将继续提供帮助。

0 admin 6 年多前

TI__Guru**** 2510375 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Emrys：

感谢您的回答。

我想最后确认一件事。

>>例如，在3.3V 电源下负载为15pF 时，传播延迟仅保证保持在1.5ns 至4.6ns 的范围内

这种差异(传播延迟1.5ns 至4.6ns)是否来自每个器件变化？文件夹是示例。

器件变化
器件 A：3ns、器件具有此规格
器件 B：2ns、器件具有此规格

或
情况2.
器件 A：1.5ns 至4.6ns 取决于 H/L
器件 B：1.5ns 至4.6ns 取决于 H/L

我想是案例2。只需确认即可。

0 admin 6 年多前

TI__Guru**** 2510375 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Suzuki-San、您好！
两种情况都不正确。

特定 CMOS 逻辑门的延迟会因多种因素而变化：
(1)工作电压
(2)负载条件
(3)温度
(4)工艺变化(制造导致的变化)

我们假设您的系统中保持条件(1)和(2)恒定、因此剩余的变化来自温度变化或制造过程中的变化。

如果您在测量器件延迟的同时保持上述所有4个条件不变、则在这些条件下延迟将保持恒定。

还必须注意的是，我们所讨论的延迟是 TPLH 和 tphl 之间的较大值--这两个数字很少完全相同，但它们应该非常接近，因为这是一个平衡的器件。

逻辑（参考译文帖）

逻辑（参考译文帖）(Read Only)

[参考译文] SN74LVC1G17：SN74LVC1G17或 SN74LVC3G17能否用作时钟缓冲器？