This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74HC595:使用问题

Guru**** 2394305 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/783219/sn74hc595-the-problem-of-usage

器件型号:SN74HC595

尊敬的所有人:

   我使用 SRCLR=1、Oe=0、SER=1、SRCLK 被连接至 RCLK

我要实现该功能的目的是触发 CLK 高电平、第一个高电平的输出;然后触发 CLK 高电平、第二个输出高电平;等等

电路图如下:

但现在我手动接触 CLK 的 VBAT、然后释放。输出全部为高电平。 我连接了输出端的 LED 灯、LED 灯都很亮。

为什么是这样? 你能给我一些建议吗?

我使用的是国内595、在这个电路和这个方法测试中、结果是触发一个高电平、一个高电平的输出、等等

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Timsen、

    假设您使用 HC595来触发输出端的 LED。
    有一个参考设计的功能完全相同。 请参阅以下内容:
    www.ti.com/.../TIDA-01233
    当 SER 连接到高电平时、当您触发时钟后、Q 输出将变为高电平。 移位寄存器时钟是存储寄存器前的一个脉冲。
    在加载所有 QA.QH (SRCLK 的8个时钟脉冲)后、需要为 RCLK 计时一次、以便同时输出所有8个位。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 ShreyasRao:
    我想使用手动仿真同时触发 SRCLK 和 RCLK 的高电平、SRCLR=1、Oe=0、SER=1、这个机制。请参阅输出移位现象、如何实现?您能给我一些建议吗
    该方法现在会触发 SRCLK 和 RCLK 的高电平、并且输出都为高电平
    谢谢!
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Timsen、
    这似乎与您在此主题中询问的问题相同:
    e2e.ti.com/.../783476

    我建议将来尝试将一个问题保留在一个线程中、以避免在我们的回复中出现任何混淆或延迟。

    您是否能够查看我的回复?