• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 249 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AVC2T45：74AVC2T45

admin
Guru**** 2387830 points
Other Parts Discussed in Thread: SN74AVC2T45, SN74AXC4T245, SN74AXC1T45
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/781527/sn74avc2t45-74avc2t45

器件型号：SN74AVC2T45
主题中讨论的其他器件： SN74AXC4T245、 SN74AXC1T45

您好！

我对 SN74AVC2t45器件有疑问。 我从数据表中了解到、当没有 Vcca 或 vccb 或两个 I/O 处于高阻抗状态时。

我在电路的实现中看到了不同的行为。 所以、我想了解原因。 我正在附加架构以供参考。

我们的系统中有2个通过控制线路通过缓冲器(AVC2t45)连接的卡。  信号从卡 A 传输到卡 B

1、当我们对卡 A 执行下电上电时、我们看到缓冲器输出立即变为3.3V 低电平。 因为卡 B 上有上拉电阻、它是否应该保持高电平？

2.当74AVC2t45由于 电源电压下降而具有高阻抗时、灌电流如何获得路径。

请告诉我是否需要澄清。 我可以提供更多的解释。

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Kamesh、

    您是否对您看到的内容以及期望有什么影响？ 如果您还可以发送原理图、这也会有所帮助。
    我假设 DIR 设置为 A 到 B、但一旦 Vcca 下降、DIR 引脚也会很低。
    在电源电压大约小于0.5V 之前、器件不处于高阻态。
    此时、器件进入高阻态、两个通道彼此断开连接。
  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Shreyas、您好！

    感谢您发送电子邮件。 我正在连接下电上电命令的波形 。

    在下电上电命令期间。  粉色信号是我们所讨论的信号。 黄色和绿色分别为3.3V 和1.8V、3.3V 和1.8V 似乎有泄漏、并且不完全为0。

    在 OIR 期间、我们看不到问题、即移除和插入卡。在这里、您可以看到粉红色的是稳定的高电平。 3.3V 和1.8V 仍有泄漏、但可能低于0.5V。

    原理图

    如果您需要更多信息、请告诉我。

    谢谢

    Kamesh

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Kamesh、

    文章中是否附上了原理图？
    您可以单击右侧的"插入代码、附加文件"链接并发布它。
    如果低电平不完全或接近0V、则存在一些输出负载、通常类似于上拉电阻器、这会导致电流灌入器件、从而将低电平提升至0V 以上。
  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Shreyas、您好！

    我粘贴了与下面类似的快照。 所以我能理解的是，如果 VCCA 或 VCCB 不是0V， 它可能不会使线路保持高阻抗。 是这样吗？ Vcca 或 vccb 上的阈值电压是多少、这有助于使线路保持高阻抗、

    谢谢

    Kamesh。

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Kamesh、

    感谢您提供原理图。
    我希望1K 电阻器不会被组装。
    正确、只有当 Vcc 保持在 GND 电平直到器件 IO 端口激活时约0.1V 阈值时、才能保证 Ioff。 使器件引脚悬空将无法确保高电平 Z
  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Shreyas、您好！

    1K res 未被组装。 我想与大家分享另一部分。 U66芯片的 B1输出进入其他未上电的卡。 我们有一个连接到 FPGA 的3.3V 上拉电阻器。 我将原理图封装了。 我希望这一点很清楚。

    1.如果移除 R586电阻器、是否能够控制泄漏？

    由于 u67的方向是 B 到 A、并且这个卡上的电源是稳定的、所以我不应该看到1.8V 上拉侧的泄漏电流。

    请确认。

    谢谢

    Kamesh。

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Kamesh、

    如果 B1在高阻态或上电/断电(Vcca 或 Vccb)期间默认保持高电平、则可以将4.7K 上拉电阻替换为50K/100K。 这将限制泄漏电流、并有助于在正常运行期间使输出接近0V 低电平、正如您在第二个帖子中最初所述。
    一旦器件被禁用或运行期间、不应从 A 侧到 B 侧(或者从 VccA-->Vccb)发生泄漏。
    如果还有其他问题、请告诉我。

    您是否考虑使用我们最近发布的 SN74AXC1T45或 SN74AXC4T245？ 有关详细信息、请参阅下面的我的签名。